第5章-时序逻辑电路.pptVIP

言宜慢,心宜善

1.1定义与组成1个触发器只能表示状态1或状态0两种状态，在时序电路中状态远远多于两个状态，因此一个在时间基础上工作的电路，一般由多个（n个)触发器组成，n个触发器输出n位的状态，则最多表示2n种数字组合，即2n种状态。1.时序逻辑电路的定义以一个或多个触发器为核心，在触发器输入脉冲信号的作用下，在每个时钟周期的有效时刻，触发器激励信号接收来自其他数字电路的数据，和状态反馈信号一起得到输出的次态信号，这样的数字逻辑电路称为时序逻辑电路。（1)只要有触发器参与设计的数字电路必然是时序逻辑电路。（2)时钟连续不断的输入，保证了电路状态不断的产生与反馈.（3)电路能够按照一定的条件与规律，实现状态进行对立的转换。比如，设计可逆计数器，可以输入一个变量X，X=0，实现加法计数；X=1，实现减法计数。

1.1定义与组成2.时序逻辑电路的分类如果时序电路所有触发器的时钟CP同时连接到系统提供时钟的脉冲发生端，这种时序电路称为同步时序逻辑电路。而每个触发器的时钟是根据时间安排从系统或电路中逐个获得的，这种电路称为异步时序电路。说明：同步时序逻辑电路在设计时无须考虑时钟对电路的影响，而异步时序逻辑电路则需要在状态变化的基础上，去分析和针对性地选择时钟脉冲，并针对每个触发器设计时钟电路。同步时序逻辑电路在分析时无须写脉冲方程，而异步时