IEC 63011-3：2018 集成电路 - 三维集成电路 - 第3部分通过硅通孔的模型和测量条件标准立项发展报告.docxVIP

集成电路三维集成电路第3部分：通过硅通孔的模型和测量条件标准立项发展报告

StandardizationDevelopmentReport:IntegratedCircuits-ThreeDimensionalIntegratedCircuits-Part3:ModelandMeasurementConditionsofThrough-SiliconVia

摘要

随着摩尔定律逐渐逼近物理极限，三维集成电路（3DIC）技术凭借其垂直互连、高密度集成和低功耗等优势，成为后摩尔时代半导体产业的重要发展方向。通过硅通孔（Through-SiliconVia,TSV）作为三维集成电路的核心互连结构，其电气特性的精确建模与标准化测量对于器件设计验证、工艺质量控制及产品可靠性评估具有关键意义。然而，在IEC63011-3:2018发布之前，国际上缺乏统一的TSV模型参数定义和测量条件规范，导致不同企业和研究机构之间的数据难以比对，严重制约了产业的协同发展。

本报告系统梳理了IEC63011-3:2018《集成电路—三维集成电路—第3部分：通过硅通孔的模型和测量条件》标准的立项背景、编制过程、技术内容和应用价值。该标准由国际电工委员会（IEC）于2018年11月正式发布，现行有效，为全球三维集成电路TSV技术的设计、制造和测试提供了统一的技术基