高教社课件电工电子技术简明教程（第3版）E8-ch07-5.pptxVIP

7.5 可编程逻辑器件开发过程简介;计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过五线编程电缆接口与芯片连接。;逻辑综合的３个阶段：;FPGA的LUT由数据选择器和SRAM构成，切断电源后，其逻辑会消失。所以FPGA需要外部的PROM保存编程数据。每次通电，自动将PROM中的编程数据装载到FPGA中。

CPLD采用CMOSE2PROM工艺制造，编程后，即使切断电源，其逻辑也不会消失，且可以在系统编程（ISP特性）。;例7.6.1设计一个定时器。要求：

（１）定时时间为２４ｓ，按递减方式计时，每隔１ｓ，定时器减１。

（２）设置两个外部控制开关（控制功能如表7.6.1所示），控制定时器的直接复位、启动计时、暂停／连续计时。

（３）当定时器递减计时到零（即定时时间到）时，定时器保持零不变，同时发出报警信号。

（４）输入时钟脉冲的频率为１Ｈｚ，输出为8421BCD码。;VerilogHDL代码;定时器的仿真波形图