高教社课件电工电子技术简明教程（第3版）E8-ch03-3.pptxVIP

3.3CMOS逻辑门的其他输出结构及传输门3.3.1CMOS漏极开路门3.3.2三态输出门电路3.3.3CMOS传输门

1.CMOS漏极开路门的结构及工作原理(1)CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。3.3.1CMOS漏极开路(OD)门

（2）漏极开路门的逻辑符号(c)可以实现线与功能;(b)与非逻辑不变;漏极开路门输出连接(a)工作时必须外接电源和电阻;电路逻辑符号

(3)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。

+VDDIILRPn…m…k最不利的情况：只有一个OD门导通，110为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOLIIL（total)IOL（max)

+VDDIILRPn…m…k当VO=VOHIIH（total)IOH（total)为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值R