计算机组成原理 主存储器设计举例.pptVIP

3 ．扩展型操作码意指: 指令字长度不变，但让操作 码的长度随 的减少而增加，因而是一种 指令优化技术。 4 ．在操作数寻址方式中，若D表示形式地址时，相 对寻址方式的操作数有效地址为 ；若采 用基址寻址方式 (其中基址寄存器为32位，形式 地址D为20位)，则其操作数的最大存储空间是 存储单元。 5．条件转移、无条件转移、转子程序、返回主程序、 中断返回指令都属于 类指令，这类指令在指 令格式中所表示的地址是 的地址。 单项选择题： 1．单地址指令为了完成两个数的算术运算，除 地 址指明的一个操作数外，另一个操作数常采用 ______ 寻址方式。 （A）堆栈 （B）立即 （C）隐含 （D）间接 2. 寄存器间接寻址方式中，操作数处在______。 （A） 通用寄存器 （B） 主存单元 （C）程序计数器 （D）堆栈 3．某寄存器中的值有时是地址，因此只有计算机 的 才能识别它。 （A）译码器 （B）判别程序 （C）指令 （D）时序信号 4．某主存容量为1M2个存储单元，采用双译码表示 时，需要的地址选择线条数为______。 （A）240 （B）220 （C）241 （D）221 5.某机字长32位，存储容量1MB，若按字编 址，其寻址范围是______。 (A) 1M (B) 256KB (C) 256K (D) 512KB 改错题： 1．用64K*32位的DRAM芯片组成一个2M*64位 的半导体主存储器，该主存的地址寄存器和 数码寄存器分别是16位与32位。 1．用256K*16位的EDRAM芯片组成一个内存条，若 要构建4M*16位的半导体主存储器。试求： (1) 该主存的地址寄存器和数码寄存器各需要多少位？ (2)该主存共需几个内存条？ (3) 当每个内存条的地址线均采用双译码实现时，其需 要多少条地址选择线。 （4）EDRAM通常有哪几种刷新方式？有人说：动态 刷新方式的含义是指，在刷新最大时间间隔内将 访存单元的内容清除掉，此话正确吗？为什么？ (5) CPU如何选择芯片（注：A0是地址的低位）？ (6) 若设该存储器读/写周期为0.5μs，CPU在1μs 内至少要访存1次，试分析采用哪种刷新方式比较 合理(选用的刷新周期为2ms)？为什么？行刷新 的间隔时间是多少？对全部存储单元刷新一遍所 需的实际刷新时间是多少？ 设计题： 1.① 试设计出字长为4位的X±Y的补码加法器 逻辑图（含溢出判断电路）. ② 写出三种判溢的逻辑表达式 * * 主存储器设计举例 例题 已知： ① CPU的地址总线16根(A15—A0，A0为低位） ② 双向数据总线8根(D7—D0) ③ 控制总线中与主存有关的信号有MREQ(允许访 存，低电平有效)，R/ W(高电平为读命令，低电 平为写命令) 要求：主存地址空间满足如下分配: ① 0—8191为系统程序区，由只读存储芯片组成. ② 8192—32767为用户程序区；最后(最大地址)2K 地址空间为系统程序工作区. ③ 地址用十进制且按字节编址. ④ 器件限制： 采用的存储器芯片 EPROM：8K×8位(控制端仅有CS); SRAM：16K×1位，2K×8位，4K×8位，8K×8位. 可选用合适的门电路及译码器 ⑤ 请在上述器件中选择适当的器件设计该主存储器，说明选哪些存储器芯片，控制器件以及其片数， 画出主存储器逻辑框图， 画出选片逻辑与CPU 的连接 设计思路分析 ①选用EPROM：8K×8位芯片1片。SRAM：8K×8位芯片3片，2K×8位芯片1片。 ②3∶8译码器一片，仅用Y0，Y1，Y2，Y3和Y7输出端， ③对最后的2K