多路智力竞赛抢答器(电信0707班章杰).doc

硬件 课程设计实验报告 课 题： 多路智力竞赛抢答器 班 级： 电信0707班 作 者： 章 杰 学 号： U200713288 指导老师： 王 德 胜 课设评价： 课设成绩： 一设计目的 1结合所学的数字电路的理论知识来完成数字电路课程设计。2在数字电路的课程设计中，熟悉数字电路的逻辑设计过程以及集成555的使用。3学会利用一些没学过的IC来设计电路。 1、设计一个八路定时抢答器，可以同时供8命选手参加比赛，分别用8个按钮S0～S7来表示。1、5V稳压电源。2、集成电路74LS148 片，74LS279 片，74LS48 片，74LS192 2片，NE555 2片，74LS00 1片，74LS121 1片。3电阻 510Ω 2只，1KΩ 只，100kΩ 只，10kΩ 1只， 15kΩ 只， 68kΩ 只。4电容 0.1uF 只，10uf 只，100uf 只。5三极管 3DG12 1只。6其它：发光二极管2只，共阴极显示器3只。 图1 工作原理为：接通电源后，主持人的开关处于“清”位置时，抢答器处于禁止状态，选手编号的LED数字显示器灯不亮，抢答定时时间LED数字显示器显示设定时间。当主持人把开关拨到“开始”位置后，抢答器进入工作状态，选手们进行抢答。当其中一个选手按下抢答按钮后，其他选手再按按钮无效，报警器发出声响表示进入回答问题状态，选手编号的LED数字显示器显示出抢答成功的选手的编号，与此同时定时时间开始倒计时，抢答定时时间LED数字显示器显示出该选手所剩下的回答问题的时间。当抢答定时时间到了，优先编码电路停止工作，选手门不能继续抢答。抢答定时时间LED数字显示器显示时间为“0”。?? 原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答设计电路如图2所示。电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。 图2 工作过程：开关S置于清除端时，RS触发器的 R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）＝0，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，CTR=1,RBO(图中4端) =1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR＝１，使74LS148 优先编码工作标志端（图中5号端）＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为CTR＝１，使优先编码工作标志端（图中5号端）＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。74LS148为8线－3线优先编码器，表1为其功能表。 表1 2、定时电路设计 节目主持人根据抢答器的难易程度，设计一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加减计数器74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供。具体电路如图3。 原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电