数字系统设计与计算机应用研究生开题报告.doc

表二 南 京 航 空 航 天 大 学 攻读硕士学位研究生 课 题 论 证 报 告 数字系统设计与计算机应用 2009年 1 月 10 日 表二 共4页 第1页 课题名称：基于IEEE1149.1边界扫描标准的通用测试系统研究 选题依据（包括课题的来源、研究目的、必要性和重要性、意义以及国内外研究的技术现状分析） PCB电路板传统的测试方法是通过测试探针或针床技术实现的，它必须与电路板上的元件和走线产生物理接触。输入信号经过探针加到元件的输入管脚，输出管脚的响应也由探针检测。但随着集成电路工艺发展，PCB电路的线宽越来越小，密度越来越大。同时芯片封装技术如PGA、BGA等高密度封装使用和多层电路板、表面安装器件、多芯片模块(Multi-Chip Module，MCM)等组装工艺的应用使得电路组装形式更趋微型化。这些变化使得电路集成度大幅度提高，同时也使得可供针床测试的结点间距缩小，甚至成为隐性的不可达结点。再次，ASIC等各种定制专用芯片不断增多，使得针床测试技术不能采用已有的测试图形库里的标准器件测试图形。总之，机械测试探针的操作及测试方法的质量都限制了其在集成电路PCB板测试的可行性。为了克服集成电路IC测试技术中面临的种种测试处理与故障覆盖率问题，边界扫描技术逐渐形成，并成为电路测试的一种好的解决办法，大大提高了电路的可观性和可控性。 边界扫描技术是一种标准的电路测试及可测试性设计方法，它能够克服复杂电路板的技术障碍，在实际测试电路板时，不需要或者少量借助昂贵测试装置，提供一种独立于电路板技术的测试方法，最大限度的减少投资和制造费用，提高产品质量。边界扫描技术于1990年被IEEE接纳并形成了IEEE1149.1工业标准，得到了大多数集成电路制造商和测试商的支持，如Motorola68040、Intel80486以上等芯片都具有边界扫描结构。于此同时，国外边界扫描测试系统和测试软件的开发取得了很大的进展，如Teradyne的边界扫描测试软件Victory，JTAG Technologies的JT 37x7/RMI边界扫描控制器等。国外知名EDA软件商如Cadence等都已在其产品中引入相应的边界扫描自动设计模块供设计者调用。于国外相比，国内边界扫描测试研究起步较晚，电子科技大学自动化工程学院CAT室、国防科技大学自动化系及西安微电子技术研究所在20世纪90年代开始关注边界扫描技术。1994年，我国参照IEEE1149.1标准制定了中国电子行业标准“标准可测试性总线”第一部分“标准测试存取接口与边界扫描结构”。尽管国内测试专家以及一些电子设备生产商都认识到边界技术的重要性，但总体上国内边界扫描测试研究及应用基本上处于初级阶段，并且开发的测试系统大都针对特定的电路系统，通用性较差。 本课题主要依据IEEE1149.1边界扫描标准，研究归纳电路板可测性设计规范。电路板可测性改造要求在不影响电路功能的前提下，对电路板合理布局，用尽量少的边界扫描芯片获得最可能高的故障覆盖率。理论上边界扫面可以对电路板达到100%的故障覆盖率，但实际应用中并不需要如此高的覆盖率，因为带边界扫描单元的器件价格相对较高，因此只需考虑电路板核心部分的可测性设计即可。 同时，开发一套基于边界扫描技术的测试系统，对满足此规范要求的电路板都可以采用边界扫描测试方法进行故障诊断。由于边界扫描机制的提出是为了解决电路板测试困难的问题，所以板级互连测试是边界扫描技术应用的主要方面。互连测试向量生成算法主要包括两种类型：单纯考虑测试向量集的紧凑性指标算法及单纯考虑测试向量的完备性指标算法。这两类算法均难以同时满足紧凑性指标和完备性指标两方面的测试需求。本课题需研究测试优化生成算法,综合权衡测试时间和故障诊断能力两种因素,设计能够生成紧凑性指标和完备性指标整体性能最优测试向量集的算法。测试系统运用优化算法，并根据硬件描述文件（芯片边界扫描描述文件、网络表文件）、和测试要求完成测试向量生成，测试施加，测试响应读取，故障分析等测试任务。系统以高测试效率、高故障诊断定位能力、智能化作为设计目标。上层测试软件设计要求人性化，操作过程需简单，降低使用人员的操作难度，仅需要用鼠标键盘选择输入测试需求就能完成测试任务。 表二 共4页 第2页 课 题 研 究 方 案 (包括具体的研究目标、研究内容和拟解决的关键问题；拟采