毕业设计 基于FPGA的数字电压表设计报告.doc

简易数字电压表设计报告 目录 第一章 设计指标设计要求…………………………………………………………..2 1.2 硬件环境…………………………………………………………..2 第二章 系统概述 2.1设计思想…………………………………………………………..  2.2可行性论证…………………………………………….  2.3各功能的组成……………………………………………………… 2.4总体工作过程………………………………………………………第三章 单元电路设计与分析3.1各单元电路的选择……………………………………………… 3.2设计及工作原理分析………………………………………………第四章 电路的与调试4.1 遇到的主要问题…………………………………………………..  4.2 现象记录及原因分析…………………………………………….  4.3 解决措施及效果 ………………………………………………… 4.4 功能的测试方法、步骤、设备、记录的数据……………………第五章 结束语5.1对设计题目的结论性意见及进一步改进的意向说明…………..  5.2 总结设计的收获与体会…………………………………………. 附图……………………………………………………… 19 参考文献…………………………………………………………… 20 设计指标 1.1设计要求 设计一个建议数字电压表，一FPGA实现模数转换电路实现电压采集，输入电压范围为0～5V，分辨率为8位二进制。一LED气短数码管显示3位有效数字，其显示精度为0.02V。 1.2硬件环境 设计对象的实现环境为LP-----2900开发装置 LP—2900装置上用到的装置有七段数码显示器、ADC0804模数转换器，AD7528数模转换器，其中ADC0804模数转换器的数据输出端口与AD7528的数据输入端口并为数据总线。由FPGA的D0——D7I/O端口控制。ADC0804与AD7528的片选又FPGA的CS1,CS2I/O端口控制，ADC0804的输出使能端RD与AD7528的输入使能WR都由FPGA的R/W端口控制， ADC0804的数据转换使能端口由DE3——DE1组成的数码控制。使用这些端口是应注意两种转换器的分时使用，以避免数据的冲突。 七段数码显示器连接为动态扫描的方式，通过3——8译码器的输出控制各位显示器的共阴极。 第二章 系统概述 2.1 设计思想 由于ADC0804芯片的转换时间为100微秒，所以整个电路由经过分频器分频后的10KHZ的时钟驱动。 系统一共分为6个状态，其中2、3、4三个状态控制AD7528芯片进行按键数据的输入、与转换，将按键产生的数字信号转换为模拟信号输入到ADC0804中。用5、6两个状态来控制ADC0804将转换好的数字地址信号输入的ROM中。用7状态来控制ADC0804芯片对模拟信号进行转换。 ADC0804送出的地址信息送到ROM后，ROM送出所要显示的的电压的数值，12位数据通过数据选择器74153的选择后，输入到现实译码器中，经过译码器译码后对LED七段数码显示器进行控制，输出三位数据位，一位为单位。 2．2可行性论证 本实验的状态机的的状态分配有多种方式 方案一：8状态的状态机 让计数器在111时置位，置位为000，则构成为8状态的状态机，使用此状态机时需要编辑显示译码器使其有灭显位，对七段数码显示器的后两位进行灭显。 方案二：6/5状态机的状态机 让计数器在111时置位，置位为010/011，构成6/5状态的状态机。 使用此状态机时不用设置灭显位。使用LED七段数码显示器的后4 位进行显示。同时用输出状态的后两位来驱动74153的时钟来经行数据选择。 实现电路图如下 2.3各功能的组成 整个电路分为时钟发生部分、状态机、状态译码部分、ROM、电压（数字形式）的输入与地址输出总线、显示电路部分。 1、时钟发生部分 时钟发生部分又一个分频器构成，其功能为使LP——2900产生的10MHZ的时钟信号分频后将其频率降低，降低到合适的频率输出，来驱动整个电路。 2、状态机 状态机又一个计数器构成，来产生6种状态，使各个芯片、显示电路部分、ROM、与总线电路部分能够分时工作，而不产生数据冲突。 3状态译码部分 状态译码部分是将状态机产生的6个状态合理的进行分配，给各个电路，次部分为整个电路的最重要的核心部分。可视为整个电路的大脑。 4 ROM ROM是用来接收ADC0804产生的数字信号，将其作为地址，取出相应储存单元的数据，将其输送给现实电路部分。既ROM是数据的储存器。 5数据总线部分 此部分的主要功能