[自编数字教材课件（电力出版社）]第3章3中规模组合逻辑器件.pptVIP

1. 1位半加器（Half Adder） 不考虑低位进位，将两个1位二进制数A、B相加的器件。 半加器的真值表 逻辑表达式 1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 B A B A S + = 如用与非门实现最少要几个门? C = AB 逻辑图 2. 全加器（Full Adder） 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C S C B A 你能用74151\74138设计全加器吗? 用这两种器件组成逻辑函数产生电路,有什么不同? 于是可得全加器的逻辑表达式为 1. 串行进位加法器 如何用1位全加器实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。 二、多位数加法器 0 定义两个中间变量Gi和Pi ： Gi= AiBi 2. 超前进位加法器 1)提高运算速度的基本思想：设计进位信号产生电路，在输入每位的