第3章嵌入式硬件开发平台.pptVIP

第3章 嵌入式硬件平台 　3.1 引 言　　嵌入式系统的硬件除了核心部件——嵌入式处理器外，还包括存储器系统、外围接口部件以及连接各种设备的总线系统。其中，存储器是嵌入式系统存放数据和程序的功能部件，而外围设备则决定了应用于不同领域的嵌入式系统的独特功能。　　本章在3.2节简要介绍嵌入式硬件平台。3.3节分析总线系统，内容包括总线协议、DMA、总线配置、总线实例。3.4节介绍嵌入式系统的存储设备，包括嵌入式系统存储器子系统的结构、RAM、ROM和Flash。在3.5节中介绍嵌入式系统的I/O设备，其中具体分析了定时器/计数器、ADC和 DAC、人机接口设备(含键盘、LCD、触摸屏)。在3.6节的通信设备中，主要介绍通用异步收发器(UART)、USB设备和Ethernet设备。3.7节讲述其他附属电路的有关问题，内容包括电源、时钟、复位和中断。 3.2 嵌入式硬件平台概述　　嵌入式处理器是嵌入式系统中硬件的核心组成部分，但是若没有存储器和I/O设备，它就无法具有各种实用的功能。嵌入式处理器通常集成了大量的I/O模块单元(如中断控制器和通信控制器等)和存储器(Flash和RAM等)。当嵌入式处理器上集成的存储器单元和I/O单元不够时，可以通过扩充来组成强大的嵌入式硬件系统。　　嵌入式系统的硬件是以嵌入式处理器为中心，由存储器、I/O单元电路、通信模块、外部设备等必要的辅助接口组成的，如图3-1所示。 图3-1 嵌入式系统的硬件组成 　3.3 总 线3.3.1 总线协议　　1．握手协议　　总线协议中的基本构件是四周期握手协议。总线握手信号的作用是控制每个总线周期中数据传送的开始和结束，从而实现两个设备间的协调和配合，保证数据传送的可靠性。握手线用两根连线enq(查询)和ack(应答)来表示。在握手期间，使用专用的握手线来传输数据。因此，数据握手线必须以某种方式由信号的电压变化来表明整个总线传输周期的开始和结束，以及在整个周期内每个子周期的开始和结束。一般地，四周期握手过程如图3-2所示。 图3-2 四周期握手协议 　　对握手过程的描述如下：　　(1) 设备1升高它的输出电平来发出查询信号，它告诉设备2应准备好接收数据。　　(2) 当设备2准备好接收数据时，它通过升高它的输出电平来发出应答信号。这时，设备1已准备好发送数据，设备2已准备好接收数据。　　(3) 一旦数据传送完毕，设备2降低它的输出电平表示它已经接收完数据。　　(4) 看到设备2的应答信号变低，设备1降低它的输出电平。 　　2．总线读/写　　微处理器总线在握手基础上为CPU和系统其他部分建立通信。基本的总线操作包括读和写。图3-3说明了一个支持读和写的典型总线结构。 图3-3 典型的微处理器总线 　　总线行为经常用时序图来说明，时序图表示了总线上的信号如何随时间变化。图3-4所示为某总线的时序图，包括读和写两部分。由于读不改变设备和存储器的任何状态，因此总线通常处于读状态。CPU可以忽略数据线直到它要使用读操作的结果为止。此外，还要注意在双向线路上数据的传输方向并未在时序图中指定。在读过程中，外设或存储器在数据线上发送数据；而在写过程中，CPU控制数据线。 图3-4 总线时序图 　　通常可以用总线握手信号来执行突发传输，如图3-5所示。在这个突发读事务中，CPU发送一个地址信号，但接收的是一个数据值序列。我们给总线额外增加一根称为Burst?的线路。当事务是突发事务时，用它来向设备发信号；用释放Burst?信号来通知设备已传输了足够的数据。 图3-5 总线的突发读事务 　　总线事务的状态图是对时序图的有效补充，图3-6展示了读操作的CPU和设备的状态图。当CPU决定执行一个读事务时，它转换到新状态，并发出让设备正确工作的总线信号；而设备状态转换图捕获了它这一端的总线协议状态。 图3-6 总线读事务的状态图 3.3.2 DMA　　在每个读/写事务中间，标准总线事务要求CPU解决它与其他设备的信息交换问题。但是，某些数据传输不需要CPU介入，如I/O设备和存储器之间的数据交换。要实现这类操作，就要求CPU以外的设备单元能够控制总线上的操作。　　直接存储器访问(Direct Memory-Access，DMA)是允许读/写不由CPU控制的总线操作。DMA使用一种称为DMA控制器的专用硬件来完成外设与存储器之间的高速数据传送。　　DMA控制器从CPU请求总线控制，得到控制权后，控制器能像CPU那样提供内存的地址和必要的读/写控制信号，实现直接在设备和存储器之间的读/写操作。图3-7展示了一个带有DMA控制器的总线配置。 图3-7 带DMA控制器的总线 3.3.3 总线配置　　一个微处理器系统