第三章_verilog设计入门01.pptVIP

IF YOU’RE … 如果你是一名电子类及相关专业的学生，掌握可编程逻辑系统Verilog设计技术，你的身价倍增，成为用人单位的抢手人才。 如果你是一名硬件设计工程师，掌握可编程逻辑系统Verilog设计技术，你会远离传统的硬件设计方法，告别画繁杂的电原理图、选众多元器件之苦，从繁杂的设计调试中解放出来，使你设计的产品以最快速度上市，用Verilog来提高你的工作效力。 如果你是一名软件设计师，掌握可编程逻辑系统Verilog设计技术，你可以利用Verilog语言来描述数字系统的硬件构成及其行为，硬件设计不再是硬件工程师的专利。 3.1 组合电路的Verilog描述 1.模块表达 一般格式 2.端口语句，端口信号名和端口模式 端口定义关键词： input,output,inout 文件名必须和程序的模块名一致 后缀为.v（VHDL文本文件的后缀为.vhd） 综合后的电路 2选1多路选择器仿真波形 多路器设计方案之二: 多路器设计方案之三: ? 徐州师范大学物理与电子工程学院　陈斯　chensism@126.com 电子设计自动化 徐州师范大学 物理系 陈斯 chensism@126.comEDA技术实用教程 第3章 SO MUCH IC！ FPGA CPLD Verilog…^#*… 【例3-1】 module MUX21a(a,b,s,y)