模拟集成电路设计2.pptVIP

16 模拟集成电路设计 §2-6:集成电路版图 2）两只共用源极的晶体管，同时达到PLI和同质心的版图 3）上图的紧密版图 17 §2-6:集成电路版图 三、电阻版图 _电阻率； _方块电阻率。 17 模拟集成电路设计 §2-6:集成电路版图 三、电阻版图 例2.6-1 电阻值的计算_P49 18 模拟集成电路设计 §2-6:集成电路版图 四、电容版图 19 §2-6:集成电路版图 五、版图规则 版图规则就是几何约束，以保证实施某一CMOS工艺的电路正常运行。 遵守规则非常重要，以避免问题发生，如器件失调，金属断裂，缺乏连续性等。 版图规则体现在最小尺寸上，如宽度、隔离、扩展、重叠的最小值。 版图规则通常使用最小特征尺寸 ， 等于最小沟道长度的一半。版图规则的最小尺寸分辨率就是 。 P51~53 ： 表2.6-1 ——简化设计规则 图2.6-11 ——设计规则图例 20 模拟集成电路设计 小 结 §2-7:小结 1.基本的制造步骤包括：氧化、扩散、离子注入、沉积、刻蚀，由光刻实现。 2.Pn结用于CMOS的电隔离区。 3.简单的CMOS技术需要大约8种掩膜。 4.基于CMOS技术的无源元件包括： 电容_MOS电容、多晶硅/多晶硅电容、金属/金属电容等 电阻_扩散电阻、多晶硅电阻、阱电阻 5.设计规则是用来保证技术的完整性。 3 模拟集成电路设计 二、突变结的数学描述 §2-2:pn节 假设pn结开路,理想pn结截面如图: 内建电场产生的电位差,即势垒: 式中: , 是硅的本征载流子浓度。 4 模拟集成电路设计 三、突变结的物理特性 §2-2:pn节 对pn节外加电压: 1. 耗尽区电压降： 2. 节两边电荷相等： 3. 耗尽区电场分布： 4. pn节中最大场强: 5. 耗尽区电压降： 6. 耗尽区宽度： 5 模拟集成电路设计 §2-2:pn节 7. 耗尽层电容（势垒电容） （平板电容） 0.33 m 0.5 耗尽电容与外加电压的关系 6 模拟集成电路设计 四、pn结的反向击穿、漏电流特性 §2-2:pn节 Pn结反向击穿电压由耗尽区所能承受的最大 电场Emax决定 由 iR为pn结的反向电流， vR是pn结上的反偏电压，则： n: 3~6 M:雪崩倍增因子 7 模拟集成电路设计 五、pn结方程 §2-2:pn节 其中， 过剩少数载流子浓度 →浓度剃度 →电流密度 →电流 8 模拟集成电路设计 六、小结 §2-2:pn节 突变pn结反偏特点： pn结存在内建电场（势垒） 耗尽区宽度与 成正比 pn结耗尽区具有电容效应，并受外加电压影响。 pn结反向偏置应用： 隔离作用 可变电容 9 模拟集成电路设计 第2章-第3节 §2-3: MOS晶体管 10 模拟集成电路设计 一、n阱技术中p沟道和n沟道晶体管的物理结构 §2-3: MOS晶体管 增强型MOSFET工作原理： 1.当在栅极上加一个相对衬底为正的电压，则硅和二氧化硅接触面附近的空穴被推离， 栅极下形成耗尽层。 2. 当栅极电压足够大，栅极下的衬底成为反型层，即形成源、漏间的n型导电沟道。 11 二、MOSFET的阈值电压 §2-3: MOS晶体管 当栅极电压达到称为阈值电压（VT）的值时，栅极下的衬底成为反型层（p→n）。 其中： ：平衡静电势 ：氧化物和硅体之间存在不希望的正电荷 11 二、MOSFET的阈值电压 §2-3: MOS晶体管 改写阈值表达式： 其中： 体效应因子 12 模拟集成电路设计 三、耗尽型MOSFET §2-3: MOS晶体管 在衬底的沟道区注入相反的杂质，栅极不外加电压时源、漏间的沟道已形成，这种类型晶体管称耗尽型管，其阈值电压为负值。 1 模拟集成电路设计 第2章-第4节 §2-4: 无源元件 2 模拟集成电路设计 一、电容 §2-4:无源元件 1. 理想特性 良好的匹配精度 低的电压相关系数 高的目标电容和分布电容比 高的单位面积电容 低的温度相关性 2. 基本类型 MOS电容 多晶硅/多晶硅电容 存储MOS电容 3 模拟集成电路设计 3. 结构图及特点 MOS电容： 具有较高的单位面积和良好的匹配特性,可获得低电压系数。 §2-4:无源元件 3 模拟集成电路设计 3. 结构图及特点 多晶硅/多晶硅电容： 高性能电容最佳选择 §2-4:无源元件 3 模拟集成电路设计 3. 结构图及特点 存储MOS电容： 单位面积高,匹配性好, 但电压系数较高。 §2-