【工学】VHDL文本输入设计彩灯控制器.docVIP

实验三：VHDL文本输入设计彩灯控制器 系统设计要求 用VHDL语言设计彩灯控制器，要求： 要有多种花型变化（至少设计4种）。 多种花型可以自动变化，循环往复。 彩灯变换的快慢节拍可以选择。 具有清零开关。 系统设计方案 根据系统设计要求，现设计一个具有6种花型循环变化的彩灯控制器。系统设计采用自顶向下的设计方法，系统的整体组装图设计原理图如下图所示。它由时序控制模块和显示控制模块两部分组成。整个系统有3个输入信号：系统时钟信号CLK，系统清零信号CLR和控制彩灯解咒快慢的选择开关SPEED。9个输出信号LED[8..0]，分别用于模拟彩灯。 VHDL源程序（见附录） 时序控制模块的VHDL源程序（SX.VHD） 2 显示控制模块的VHDL源程序（XS.VHD） （3） 彩灯控制器顶层设计的VHDL源程序（CAIDENG.VHD） 系统仿真 （1）时序控制模块的仿真 从图中可知，当复位信号CLR为高电平时，电路时钟输出CLK1清零。当复位信号CLR为低电平时，电路时钟输出开始。 （2）显示控制器的仿真 从图中看出，当复位信号CLR为低电平时，显示电路在6中不同状态中转换，实现彩灯变换。 （3）整个系统的仿真 从图中可以看出，在复位信号CLR为低电平是，速度信号SPEED为高电平时，输出的彩灯状态变换快，当速度信号SPEED为低电平是，彩灯状态变换慢。实现了控制彩灯的变换快慢。 综上，本次设计实现了设计要求。 实验小结 在前一次实验中，是用原理图输入方式设计一个简单彩灯控制器，而本次，利用VHDL语言，使得彩灯变化更加多样化。得到很好的实验效果。 附录： （1）时序控制模块的VHDL源程序（SX.VHD） LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY SX IS PORT SPEED: IN STD_LOGIC; CLK: IN STD_LOGIC; CLR: IN STD_LOGIC; CLK1: OUT STD_LOGIC ; END SX; ARCHITECTURE ART OF SX IS SIGNAL CK:STD_LOGIC; BEGIN PROCESS CLK,CLR,SPEED IS VARIABLE TEMP:STD_LOGIC_VECTOR 2 DOWNTO 0 ; BEGIN IF CLR 1 THEN CK 0; TEMP: 000; ELSIF CLKEVENT AND CLK 1 THEN IF SPEED 1 THEN IF TEMP 011THEN TEMP: 000; CK NOT CK; ELSE TEMP: TEMP+1; END IF; ELSE IF TEMP 111THEN TEMP: 000; CK NOT CK; ELSE TEMP: TEMP+1; END IF; END IF; END IF; END PROCESS; CLK1 CK; END ART; 2 显示控制模块的VHDL源程序（XS.VHD） LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY XS IS PORT CLK1:IN STD_LOGIC; CLR: IN STD_LOGIC; LED: OUT STD_LOGIC_VECTOR 8 DOWNTO 0 ; END ENTITY XS; ARCHITECTURE ART OF XS IS TYPE STATE IS S0,S1,S2,S3,S4,S5,S6 ; SIGNAL CURRENT_STATE:STATE; SIGNAL LIGHT:STD_LOGIC_VECTOR 8 DOWNTO 0 ; BEGIN PROCESS CLR,CLK1 IS CONSTANT L1:STD_LOGIC_VECTOR 8 DOWNTO 0 : 001001001; CONSTANT L2:STD_LOGIC_VECTOR 8 DOWNTO 0 : 010010010; CONSTANT L3:STD_LOGIC_VECTOR 8 DOWNTO 0 : 011011011; CONSTANT L4:STD_LOGIC_VECTOR 8 DOWNTO