组合逻辑电路授课计划及教学内容.pptVIP

第3章 组合逻辑电路 一、授课计划 1、教学目标 1、掌握半加器、全加器、常用算术/逻辑 运算单元等运算电路的电路结构及其使用方法； 2、掌握典型的译码器、编码器、数据选择器、数据分 配器等信号变换电路的电路结构及其使用方法； 3、了解数字比较器的电路结构及其扩展方法；  2、重点与难点 1、重点：1）半加器、全加器的电路结构及其逻 辑功能. 2）四位算术/逻辑运算单元74LS381的逻 辑功 能、引脚 图及逻辑符号图. 3）8421BCD编码器、优先编码器的逻 辑功能及引脚图. 4）译码器、数据选择器、数据分配器 的逻辑功能. 2、难点：1）十进制数七段数码显示译码器. 2）数据选择器的扩展. 3、学时分配：共6学时 第1、2学时：算术运算电路 第3、4学时：信号变换电路 第5、6学时：数值比较器  本章小结 应用组合逻辑器件进行组合逻辑电路的设计时，有以下特点： 1、对逻辑表达式的变换与化简的目的是使其尽可能与给定的组合逻辑器件的形式一致，而不单纯是简化。 2、设计时应考虑合理充分应用组合器件的功能。同类的组合器件有不同的型号，应尽量选用比较简单的器件、较少的数量来满足设计要求。 3、如果一个组合器件的部分功能就可以满足要求，这时需要对输入输出信号作适当的处理。如果一个组合器件不能满足设计要求，就需要对组合器件进行扩展，直接将若干个器件组合或者由适当的逻辑门将这些器件组合起来。 课后作业 T3.1、 试用三个半加器实现下列函数。 T3.7、试设计组合逻辑电路，有四个输入和一个输出，当输入全为1或输入全为0，或者输入为奇数个1时，输出为1，请列出真值表，写出最简与或表达式，并画出逻辑图。 T3.15、试用3线－8线译码器扩展为5线－32线译码器，并画出示意图。 T3.18、试用四选一数据选择器C1153分别实现下列逻辑函数。 3.2.4 数据分配器 数据分配器是数据选择器的逆过程，即将一路输入变为多路输出的电路。数据分配器的示意图3.17所示。 图3.17　数据分配器的示意图图 3.18　用74LS138作为数据分配器 图3.19 74LS138译码器的引脚图。 图3.18所示是用74LS138译码器作为数据分配器的逻辑原理图，其中译码器的S1作为使能端，S3接低电平，输入A0~A2作为地址端，S2作为数据输入，从Y0~Y7分别得到相应的输出。图3.19所示是74LS138译码器的引脚图。 根据输出的个数不同，数据分配器可分为四路分配器、八路分配器等。数据分配器实际上是译码器的特殊应用。下面我们通过介绍功能表来了解74LS138译码器的功能。 表3.10 74LS138译码器的功能表 输　　入 输　　　　　出 G1 C B A ? × 1 × × × × 1 1 1 1 1 1 1 1 ? × × 1 × × × 1 1 1 1 1 1 1 1 ? 0 × × × × × 1 1 1 1 1 1 1 1 ? 1 0 0 0 0 0 0 1 1 1 1 1 1 1 ? 1 0 0 0 0 1 1 0 1 1 1 1 1 1 ? 1 0 0 0 1 0 1 1 0 1 1 1 1 1 ? 1 0 0 0 1 1 1 1 1 0 1 1 1 1 ? 1 0 0 1 0 0 1 1 1 1 0 1 1 1 ? 1 0 0 1 0 1 1 1 1 1 1 0 1 1 ? 1 0 0 1 1 0 1 1 1 1 1 1 0 1 ? 1 0 0 1 1 1 1 1 1 1 1 1 1 0 ? 输入端高电平有效，输出端低电平有效。 * * 授课计划  教学内容  教学小结 3.1 算术运算电路（第1、2学时） 数字系统的基本任务之一是进行算术运算。加法器是数字系统中最基本的运算单元。因为在数字系统中加、减、乘、除都是通过加法来实现。本节先