宽带高速数字预失真FPGA实现程序设计.docVIP

  宽带高速数字预失真 FPGA 实现程序设计 董明洋，高锦春，于翠屏** （北京邮电大学无线通信与电磁兼容实验室，北京 100876） 5 10 15 20 25 30 摘要：本文在射频收发硬件平台的基础上，对功率放大器数字预失真关键技术进行了研究， 并在 FPGA 中进行了数字预失真的实现。本文研究了只考虑功率放大器奇阶非线性记忆多项 式模型的 FPGA 实现方式的简化，给出了 FPGA 实现的详细设计。讨论了数字预失真实时 处理程序的 FPGA 实现，然后研究了 FPGA 与 ADC/DAC 的接口设计。 关键词：功率放大器；数字预失真；FPGA；ADC；DAC 中图分类号：TN923 The FPGA Program Design of Broadband High-speed Digital Predistortion Dong Mingyang, Gao Jinchun, Yu Cuiping (Beijing University Of Posts And Telecommunications, Beijing 100876) Abstract: In this paper, we do some research in the digital pre-distortion linearization techniques based on the RF transceiver hardware platform, and carry out the algorithm in FPGA. We simplify the odd-order memory polynomial model to realize the algorithm and give the detailed design of the FPGA implementation. The paper also discusses the ADC/DAC interface design to connect the FPGA. Key words: PA; DPD; FPGA; ADC; DAC 0 引言 随着无线通信的不断发展，通信系统的容量不断增大。现代通信系统为了追求更高的数 据速率和频谱效率，广泛采用频谱利用率较高但对功率放大器的非线性非常敏感的高阶线性 调制技术，如 QAM, QPSK。高阶线性调制技术由于具有较高的峰均比，尤其容易受到非线 性失真的影响。功率放大器（PA）是射频系统中最重要的非线性器件，其非线性造成了带 内误码率的增高和带外干扰，因此必须对功率放大器的非线性进行补偿。预失真技术就是一 种高效的线性化技术并成为通信领域中的一个研究热点[1]。本文的主要设计内容是图 1 中所 示的单通道收发系统中 FPGA 中数字预失真程序和 ADS5463，DAC5682z 接口程序的实现。 1 数字预失真 FPGA 实现结构分析 记忆多项式模型的数学表达式如式（1-1）所示[2]，本文最终的目标是将记忆多项式模型 的数字预失真技术在 FPGA 中实现。FPGA 实现时我们就要考虑到算法复杂度和资源消耗的 K Q k??0 q?0  2 k  式（1-1）  35  问题。从式(1-1)可以看到，记忆多项式模型中，需要使用大量的乘法器和加法器。当非线性 阶数 K 比较高和记忆深度 Q 比较大时，计算量成比例地增加；在计算多项式模型参数 akq 作者简介：董明洋（1986-），男，硕士研究生，主要研究方向：数字电路设计 通信联系人：高锦春，女，教授，主要研究方向：无线通信关键技术，通信系统可靠性方面的研究. E-mail: gjc@bupt.edu.cn -1-   时，计算过程中有大量的矩阵相乘运算，其中有大量的乘法加法运算。乘法器和加法器在 FPGA 中是非常宝贵的，整个算法中所需要的乘法器和加法器是 FPGA 资源无法提供的，另 外使用大量的乘法器和加法器，会产生大量的组合逻辑电路，这就对 FPGA 程序的时序性能 40 45 提高了很高的要求，由于本课题使用是射频带宽 100MHz，最终的 FPGA 处理时钟频率在 300MHz 以上，如此高的时钟速率，在现有的技术基础上，以上的实现结构很难实现。从成 本，功耗和可行性出发，必须采用更加合理地 FPGA 实现结构。因为系数计算过程需要的资 源最多，为了在 FPGA 中节约系数计算这部分的资源，我们使用 FPGA+PowerPC 的方法来 实现数字预失真算法，FPGA 处理计算量相对简单的部分，PowerPC 处理计算复杂度比较高 的部分。 图 1 单通道射频收发系统图  50 Fig 1 The system diagram of single c