一种基于FPGA的三相锁相环设计方法.docVIP

  一种基于 FPGA 的三相锁相环设计方法# 汪志勇，舒泽亮，陈杰** （西南交通大学电气工程学院，成都 610031） 5 10 15 20 25 30 35 40 摘要：提出了一种可编程逻辑门阵列(FPGA)实现锁相环的设计方法。介绍了包括鉴相器(PD)、 环路滤波器(Loop Filter)和压控振荡器(VCO)等在内的锁相环基本结构和工作原理。利用模 块化的设计方法，采用硬件描述语言 Verilog HDL 实现了包括 d,q 变换、PI 滤波器、VCO 等模块的设计。基于 FPGA 硬件逻辑实现的三相锁相环控制器实验结果表明，系统能在五个 周期内，稳定锁定相位信息，稳态误差小，这种控制器能满足多电平交直交变换器装置对电 压和相位信息实时性和准确性的要求。 关键词：电力电子；三相锁相环；现场可编程逻辑门阵列；变换器；控制器 中图分类号：TM76 Design Method of Three-Phase Phase-locked Loop Based on FPGA WANG Zhiyong, SHU Zeliang, CHEN Jie (School of Electrical Engineering ,Southwest Jiaotong University, ChengDu 610031) Abstract: A design scheme of three phase phase-locked loop controller based on a field programmable gate arrays (FPGA) is presented. This paper introduces basic architecture and principle of this phase-locked loop including phase discriminator, loop filter and voltage controlled oscillator, etc. This scheme integrated d, q transformation, PI loop filter, VCO module and other test modules which were all written in Verilog HDL. Experimental results verify this controller base on FPGA can provides satisfied dynamic and static, as well as, system can lock the phase information on five cycle. The controller can satisfy the multi-level AC-DC-AC converter equipment with real time and accuracy requirements. Keywords: power electronics; three-phase phase-locked loop; FPGA; converter; controller 0 引言 在电力电子控制技术中的光伏并网逆变器、静止同步补偿器(STATCOM)、有源电力滤 波器(APF)等，准确而快速地获得电网电压的相位角是保证系统具有良好稳态和动态性能的 前提。常用的相位跟踪系统采用过零比较锁相环，它通过检测过零点来计算相位，由于过零 点在半个周期只出现一次，两点间不能获得相位信息，且过零点对谐波、不对称等干扰非常 敏感，其获得的检测结果动静态性能差。针对电压存在不对称、谐波、偏移等干扰时对三相 锁相环检测相位误差的影响，通过分离正序分量和负序分量，反馈正序电压分量表明，三相 锁相环能够获得更好的性能[1]，但其算法复杂，目前大多采用 DSP 技术以软件的方法来实 现。这种方法的优点是比较灵活,但占用 CPU 的时间多，性能受到限制。基于现场可编程逻 辑门阵列(FPGA)硬件实现三相锁相环是一种完全硬件的方式，并行运行，不占用 CPU 资源， 只要设计合理就能使系统达到很高的性能[2]。用户可根据实际需求对 FPGA 重新编程，可以 方便的设计出自己专用的集成电路。 本文对三相锁相环的系统组成、工作原理以及基于 FPGA 实现的控制算法进行了研究。 依照模块化的设计思想，采用 Verilog HDL 硬件表述语言设计了 dq 坐标、PI 滤波器、压控 振荡器(VCO)及 AD 驱动模块。该控制器在 Altera 公司 CycloneⅢ EP3C55 F484C8N 芯片的 基金项目：高等学校博士学科点专项科研基金（200901