第4章 主存储器.pptVIP

第四章 主存储器 4.1存储器和存储系统 存储器：存放计算机程序和数据 的设备 存储系统：包括存储器以及管理存储器的软硬件和相应的设备 存储系统的层次结构 根据各种存储器的存储容量、存取速度和价格比的不同，将它们按照一定的体系结构组织起来，使所放的程序和数据按照一定的层次分布在各种存储器中。 1、主存和高速缓存之间的关系 Cache引入: 为解决cpu和主存之间的速度差距,提高整机的运算速度,在cpu和主存之间插入的由高速电子器件组成的容量不大,但速度很高的存储器作为缓冲区。 Cache特点 存取速度快，容量小，存储控制和管理由硬件实现 Cache工作原理——程序访问的局部性 在较短时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。（指令分布的连续性和循环程序及子程序的多次执行） 数据分布不如指令明显，但对数组的访问及工作单元的选择可使存储地址相对集中。 2、主存与辅存之间的关系 主存:(半导体) 优:速度快 缺:容量受限,单位成本高,断电丢失信息 辅存:(光盘,磁盘) 优:容量大,信息长久保存,单位成本低. 缺:存取速度慢 CPU正在运行的程序和数据存放在主存 暂时不用的程序和数据存放在辅存 辅存只与主存进行数据交换 4.2存储器的类型和特点 按存储介质分 半导体存储器、磁表面存储器、光存储器 按读写性质分 随机读写存储器（RAM） 静态随机存储器（SRAM）；动态随机存储器（DRAM） 由于它们存储的内容断电则消失故称为易失性存储器 只读存储器（ROM） 掩膜型ROM，EPROM，EEPROM 由于其内容断电也不消失故称为非易失性存储器 按在计算机中的层次作用分 主存储器、辅助存储器、高速缓冲存储器 4.3 存储器的主要技术指标 存储容量：存放信息的总数，通常以字节 Byte)为单位B、KB、MB、GB、TB。 存储周期：CPU连续两次访问存储器所需要的最短时间间隔。 最大存取时间:是存储器从接到寻找存储单元的地址码开始,到读出或存入数据为止所需的时间. 存储器的价格：通常以每位价格P来衡量 其他 可靠性、存储密度、信息存储的长期性、功耗(分操作功耗和维持功耗)、物理尺寸(集成度) 4.4主存储器的基本操作 主存储器用来暂时存储CPU正在使用的指令和数据,它和CPU的关系最为密切。CPU通过使用AR（地址寄存器）和DR（数码寄存器）和总线与主存进行数据传送。 为了从存储器中取一个信息字，CPU必须指定存储器字地址并进行“读’操作。CPU需要把信息率的地址送到AR，经地址总线送往主存储器、同时，CPU应用控制线（read）发一个读”请求、此后，CPU等待从主存储器发来的回答信号通知CPU‘读”操作完成、主存储器通过ready线做出回答，若。rady信号为“1’，说明存储字的内容已经读出，并放在数据总线上，送人DR、这时“取”数操作完成。 为了“存’一个字到主存，CPU先将信息率在主存中的地址经AR送地址总线，并将信息字送DR、同时发出‘写’命令。此后，CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储，然后经ready控制线发回存储器操作完成信号、这时‘存’数操作完成。 4.5 半导体存储器 4.5.1常用半导体存储器 RAM和ROM RAM组成结构器件分双极型和MOS型 双极型:速度快,集成度低,功耗大,成本高. MOS型:速度低.集成度高,功耗低,工艺简单 分类 ：DRAM,EDORAM,SIMM,SDRAM,SGRAM ROM:掩膜ROM,PROM,EPROM,EEPROM 4.5.2存储器的基本结构及各部分的功能. 1.半导体存储器的基本组成. 2.存储矩阵 字结构:同一芯片存放一个字的多位(1024b=128B) 优点是:选中某个单元,其包含的各位信息可从同一芯片读出,缺点是芯片外引线较多,成本高.适合容量小的静态RAM. 位结构:同一芯片存放多个字的同一位. 优点是芯片的外引线少,缺点是需要多个芯片组和工作.适合动态RAM 和大容量静态RAM 3.地址译码器 功能:接收系统总线传来的地址信号,产生地址译码信号后,选中存储矩阵中的某个或几个基本存储单元. 分类:单译码,双译码 单译码方式适合小容量的存储器 例如：地址线12根 对应4096个状态，需要4096根译码线 双译码方式适合大容量存储器(也称为矩阵译码器） 分X、Y两个方向的译码 例如：地址线12根 X、Y方向各6根，64*64=4096个状态，128根译码线 4.存储器控制电路 功能:通过存储器控制信号的引线端,接收来自CPU或外部电路的控制信号,经过组合变换后,对存储矩阵,地址译码器和三态双向缓冲器进行控制. 基本引脚 CS,R/W 4.5