第21章 触发器和时序逻辑电路.docVIP

第21章 触发器和时序逻辑电路 一.填空题 1．下降沿触发的J-K触发器中，当J＝1，K＝1，Qn=1时，下一个时钟脉冲下降沿到来后，Qn+1= ______ 2.JK触发器的主从结构解决了同步RS触发器存在的______问题 3.要构成十进制计数器，至少需要_______个触发器 4. 时序逻辑电路的输出，不仅取决于输入的状态，而且还与电路的原来状态有关，即时序电路具有______功能 5．寄存器存放数码的方式有　　　和　　　两种。 二.选择题 1.D触发器的连接及时钟脉冲C的波形如图所示，若Q初始状态为“１”，则输出端Q的工作波形是图 　　. 2.下图所示有四个ＪＫ触发器构成的电路，其中电路　　　　的输出恒等于零。设初始状态为0。 　 　（Ａ）　　　 （Ｂ）　　　　　（Ｃ）　　　 （Ｄ） 3.在时序逻辑电路中，一定含有（ ） （A）触发器 (B) 门电路 (C) 计数器 (D) 寄存器 4.在下图中，如果时钟脉冲的频率是400Hz，那么Q2波形的频率为_______ Hz 设初始状态Q1＝Q2＝0。（Ａ）100（Ｂ）200（Ｃ）400（Ｄ）800 5.触发器如图，设初态为0，则Q的波形为______ 三.分析题 1.分析图示电路的逻辑功能。设初始状态为“000”，其中CP为时钟脉冲的输入端。 （1）写出计数器的驱动方程或状态方程； （2）画出逻辑状态表； （3）说明其逻辑功能； （4）画出Q0、Q1、Q2波形图。 2. 如图所示，其中Q0、Q1、Q2的初始值均为零，说明它是一个几进制计数器。（14分） （1）写出计数器的驱动方程和时钟方程； （2）画出逻辑状态表； （3）说明其逻辑功能； (4) 画出波形图。 3.根据下方逻辑图及相应的CP、RD和D的波形，画出Q1和Q2的波形图。设各触发器 的初态为0 D Q Q CP A B C D CP Ｊ　Ｑ Ｋ　Ｑ Ｊ　Ｑ Ｋ　Ｑ Ｊ　Ｑ Ｋ　Ｑ Ｊ　Ｑ Ｋ　Ｑ C J K C Q Q J K C Q Q J K C Q Q Q2 Q0 Q1 CP F0 F1 F2