基于VHDL的数字跑表技术.docVIP

基于VHDL的数字跑表技术 摘 要 跑表用于测量较短且较精确的时间，在体育竞赛中有着广泛的应用。本文了具体过程借助Altera公司开发的EDA工具M+plus Ⅱ作为编译、仿真平台用EP0K10LC84-4器件完成的实现。关键词：；语言；M+plus Ⅱ；CPLD ABSTRACT Stopwatch, which is used to measure shorter and more accurate time, has a wide application in sport game. This paper introduces the design principles and design process of the stopwatch. The stopwatch consists of five modules, that is, key input module, sub-frequency module, control module, timing module and display module. The stopwatch is achieved by connecting each module. The function of each module and the stopwatch is described through VHDL language. With the help of Alteras MAX + plus Ⅱ software simulation platform, an EDA developing tool used to compile and simulate, EPF10K10LC84-4 device is used to complete the CPLD implementation of the stopwatch. Keywords: Stopwatch; VHDL language; MAX + plus Ⅱ; CPLD  目 录 1. 绪 论 4 1.1 引 言 4 1.2 CPLD概述 4 2. 实验的软件环境 5 2.1 MAX+plusⅡ软件 5 2.1.2 MAX+plusⅡ简介 5 2.1.2 MAX+plusⅡ的设计环境 6 2.1.3 MAX+plusⅡ设计流程 8 2.2 VHDL语言 8 2.2.1 VHDL语言概要 8 2.2.2 VHDL程序的结构 10 3. 跑表的设计 11 3.1跑表的功能描述 11 3.2顶层设计的VHDL源代码 13 3.2.1顶层实体设计及VHDL源代码 13 3.2.2顶层结构体的设计及VHDL源代码 14 3.3跑表各个模块的分析及其VHDL源代码 20 3.3.1键输入模块 20 3.3.2时钟分频模块 22 3.3.3控制模块 26 3.3.4跑表计时模块 28 3.3.5跑表显示模块 34 3.4 仿真结果 42 4. 结 语 46 致 谢 47 参考文献 48 第一章 绪 论 1.1 引 言 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但是，一旦重要事情，一时的耽误可能酿成大祸。例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。尤其在医院，每次护士都会给病人作皮试，测试病人是否对药物过敏。注射后，一般等待5分钟，一旦超时，所作的皮试试验就会无效。手表当然是一个好的选择，但是，随着接受皮试的人数增加，到底是哪个人的皮试到时间却难以判断。所以，要制作一个定时系统。随时提醒这些容易忘记时间的人。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字及扩大其应用，有着非常现实的意义。掌握VHDL语言编制的小型模块，是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，此次设计与就是为了了解的原理，从而学会制作.而且通过的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于包括组合逻