基于FPGA的交通灯设计规范设计论文（论文）word格式.docVIP

基于FPGA的交通灯设计规范 一、功能描述： 本设计实现一个交通信号灯，具体功能如下： 1.异步信号复位，复位后1组为红灯亮2组为绿灯亮，数码管显示从24开始依次递减计数 2.实现红黄绿灯的延时交替亮灭，分两组灯，1组红灯亮时，2组为黄灯，5秒后，1组红灯亮，2组绿灯亮；25秒后，1组黄灯亮，2组红灯亮；5秒后，1组绿灯亮，2组红灯亮。如此交替重复 3.计时时间25秒、5秒显示在数码管上。分别为：从24依次递减到0，从4依次递减到0 二、输入输出信号描述： 信号名 输入/输出 目标/源 功能描述 clock Input Pin 时钟频率50M占空比1:1 rst Input Pin 低电平有效，程序重新执行，计数器清零。 out[5:0] Output Pin 6位的输出数据 m1[6:0] Output Pin 接入数码管显示的十位 m2[6:0] Output Pin 接入数码管显示的个位 三、顶层划分： 系统结构框图 顶层模块说明： fenpin：将50MHz晶振转为1Hz作为时钟频率； delay：计数延时； state：指出状态转移顺序； shuma：将计数延时用数码管输出显示。 设计说明： 设计分为分频、延时、状态机、数码管显示四个模块。分频，将50MHz的系统时钟转为1Hz。计数延时，让状态机能在合适的时间点进行状态切换。状态机，完成状态间的切换，输出。数码管显示，将延时模块的计时输出值转换为数码管输出显示。 状态机的输出状态信号标志flag=out[1]|out[4]，即为：判断此时的两组输出是否有黄灯亮。flag_data=flag，作为计数延时模块的输入，用状态信号标志flag_data和计数值cnt来共同控制计数模块是5秒还是25秒。 四、子模块描述： 4.1、fenpin：分频模块 1、功能描述 将实验板上的50MHz的石英晶振频率转为1Hz。 2、管脚描述 信号名称 输入 / 输出 源 目标 功能描述 clock Input Pin 系统时钟50MHz rst Input Pin 复位信号，低电平有效 clk Output Pin 分频后的时钟1Hz 3、实现说明 每当clock时钟上升沿来临时，内部寄存器sum从0递加，加，对clk进行取反操作，则可得到频率为1Hz的clk时钟 4.2、delay：延时模块 1、功能描述 计数延时，让状态机能在合适的时间点进行状态切换。 2、管脚描述 信号名称 输入 / 输出 源 目标 功能描述 clk Input Pin 时钟1Hz rst Input Pin 复位信号，低电平有效 flag_data Input Pin 状态信号标志 cnt[4:0] Output Pin 计数值 3、实现说明 用计数值和状态信号标志的与结果（cnt==0 flag_data）来判断计数延时的初始值应为24还是4 4.3、state：状态机模块 1、功能描述 完成状态间的切换，输出。 2、管脚描述 信号名称 输入 / 输出 源 目标 功能描述 clk Input Pin 时钟1Hz rst Input Pin 复位信号，低电平有效 in[4:0] Input Pin 计数值 flag Output Pin 状态信号标志 out[5:0] Output Pin 系统输出 3、实现说明 状态信号标志flag=out[1]|out[4]。即为检测当前是否有黄灯亮。 注：out[5:3]对应1组灯的：红黄绿 out[2:0]对应2组灯的：红黄绿 4.4、shuma：数码管显示模块 1、功能描述 将延时模块的计时输出值转换为数码管输出显示。 2、管脚描述 信号名称 输入 / 输出 源 目标 功能描述 rst Input Pin 复位信号，低电平有效 data[4:0] Input Pin 计数值 m1[6:0] Output Pin 系统输出，接数码管十位 m2[6:0] Output Pin 系统输出，接数码管个位 3、实现说明 将m1对10取整接入数码管的十位，m2对10取余接入数码管的个位。 五、验证方案： 1、结果验证 将程序下载至实验板，观测其数码管计数显示和两组灯的亮灭变化。 2、复位验证 下载到实验板，让其运行一段时间，进行复位，观测变化。 3、仿真验证 六、实验截图： 图1：仿真综合 图2：管脚分配 七、源程序代码： 顶层模块： module traffic_light(clock,rst,out,m1,m2); input clock,rst; output [5:0]out; output[6:0]m1,m2;