基于FPGA的PLL频率合成器设计.doc

摘　要：应用FPGA，采用PLL频率合成技术，结合教学实验平台的需要，设计出了一个整数/半整数频率合成器，输出范围为1 kHz～999.5 kHz，步进频率可达到0.5 kHz。与以前的教学实验装置相比，系统在性能指标、直观性等方面都有所提高，不仅可以用于教学实验，还可以用作频率源、频率计。 　　频率合成技术是现代通信的重要组成部分，它是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。频率合成器是电子系统的心脏，是影响电子系统性能的关键因素之一。本文结合FPGA技术、锁相环技术、频率合成技术，设计出了一个整数/半整数频率合成器，能够方便地应用于锁相环教学中，有一定的实用价值。 　　1 PLL频率合成器的基本原理 　　频率合成器主要有直接式、锁相式、直接数字式和混合式4种。目前，锁相式和数字式容易实现系列化、小型化、模块化和工程化，性能也越来越好，已逐步成为最为典型和广泛的应用频率合成器[1]。本文主要采用集成锁相环PLLphase-Lockde Loop芯片CD4046，运用FPGA来实现PLL频率合成器。 　　锁相频率合成器是由PLL构成的。一个典型的锁相频率合成器的原理框图如图1所示。 　　它的工作过程可以简单描述为：鉴相器输出电流的平均直流值乘以环路滤波器滤波器 　　凡是有能力进行信号处理的装置都可以称为滤波器。在近代电信装备和各类控制系统中，滤波器应用极为广泛；在所有的电子部件中，使用最多，技术最复杂要算滤波器了。滤波器的优劣直接决定产品的优劣，所以，对滤波器的研究和生产历来为各国所重视。 [全文] 的阻抗，形成VCO的输入控制电压。VCO是一种电压—频率变换装置，具有一个比例常数。环路滤波器的控制电压调整了VCO的输出相位，除以N后，等于比较频率的相位。因为相位是频率的积分，所以这个过程同样适用于频率，输出频率可表示为： 　　公式1只有在PLL处于锁定状态下才成立，而在PLL重新调整到锁定状态的中间过程不成立。在实际应用中，R值是固定的，N值是可变的[2]，XTAL为输入信号的频率。 　　2? 系统设计 　　整个系统的功能主要由FPGA芯片EPF10K10 LC84-4控制相关硬件实现。本系统的原理框图如图2所示。 　　从图2可以看出，一方面，40 MHz有源晶振晶振 　　晶振：即所谓石英晶体谐振器和石英晶体时钟振荡器的统称。不过由于在消费类电子产品中，谐振器用的更多，所以一般的概念中把晶振就等同于谐振器理解了。后者就是通常所指钟振。 [全文] 通过FPGA的控制进行分频，得到1 kHz的频率信号，作为CD4046的输入基准分频，CD4046的VCO的输出信号直接输入整数分频模块和半整数分频模块；另一方面，键盘扫描输出键值，键值送往功能模块。功能模块指示“确定”，那么键值作为分频系数，送到整数分频和半整数分频模块，分别对VCO输入的信号进行分频；功能模块指示“清除”，那么分频系数清零。键值的最后一位直接控制二路选择模块：键值的最后一位是“0”，控制二路选择模块输出整数模块结果；键值的最后一位是“5”，控制二路选择模块输出半整数模块结果。分频输出的结果与锁相环的基准频率在鉴相器中进行比较，产生一个对应于这两个信号相位差的Ud电压信号，再经过环路滤波器滤除Ud中的高频分量与噪声，输出Uc，Uc再输入VCO，使得压控振荡器振荡器 　　振荡器是收发设备的基础电路,它的作用是产生一定频率的交流信号，是一种能量转换装置——将直流电能转换为具有一定频率的交流电能。 [全文] 的振荡频率不断向输入信号的频率靠拢，最后使得环路达到锁定，VCO输出稳定频率。 　　工作过程中，FPGA控制可预置的N/N+0.5的变化，当N/N+0.5变化时，输出信号频率响应跟着输入信号变化。同时FPGA也实现了键盘扫描与液晶显示的功能。 　　2.1 系统硬件设计 　　硬件上，如图3所示。该系统部分主要由7大部分组成：外部系统时钟、4×4键盘控制电路、FPGA处理芯片、EPC2LC20型EPROM芯片、PLL芯片CD4046及其外围电路、液晶1602显示模块、示波器示波器 示波器是一种用途十分广泛的电子测量仪器。它能把肉眼看不见的电信号变换成看得见的图象，便于人们研究各种电现象的变化过程。示波器利用狭窄的、由高速电子组成的电子束，打在涂有荧光物质的屏面上，就可产生细小的光点。在被测信号的作用下，电子束就好像一支笔的笔尖，可以在屏面上描绘出被测信号的瞬时值的变化曲线。利用示波器能观察各种不同信号幅度随时间变化的波形曲线，还可以用它测试各种不同的电量，如电压、电流、频率、相位差、调幅度等等。 [全文] 。本设计使用FPGA专用配置芯片EPC2，通过下载电缆电缆 　　电缆是一种用以传输电能信息和实现电磁能转换的线材产