基于单片机控制的频率计111.docVIP

单片机技术 课程设计说明书 设计课题： 基于单片机控制的频率计 专业（系） 班 级 学生姓名 指导老师 完成日期 目 录 一、设计任务与要求 1 1.任务 1 2.要求 1 二、方案设计与论证 1 1.总体设计分析 1 三、硬件电路设计 2 1.单片机最小系统电路 2 1.1 单片机——AT89C52单片机的结构 2 1.2 时钟电路 4 1.3 复位电路 4 2.数码管显示电路 4 2.1 数码管 4 2.2 数码管显示电路 5 3.分频器电路 5 3.1 CD4518芯片 5 3.2 CD4051芯片 7 3.3 分频电路 7 3.4 总设计 7 四、软件设计 8 1.定时模块 8 1.1程序 8 1.2流程图 9 2.中断模块 10 1.1程序 10 3.显示模块 10 1.1程序 10 1.2流程图 11 4.总参考程序 11 五、安装与调试 12 1.安装过程 12 2.调试过程 12 六、使用说明 14 七、心得体会 14 八、参考文献 15 九、附录 16 一、设计任务与要求 1.任务 制作一个基于单片机定时、计数器控制的频率计，测频范围0～20MHz，误差小于±0.5%的能测量TTL 矩形方波的频率计。 2.要求 设计电路，正确选用器件，绘制相应的硬件电路图，制作电路，编写程序流程图，编写程序调试实现功能。 二、方案设计与论证 1.总体设计分析 一般对于低频信号可以采用单片机长时间采样的方法计数。对于10 Hz ～300kHz 都可以直接使用单片机计数器测频，对于300kH z 以上的高频信号则需要对信号分频后在进行测频，相应的误差也会增大。 例如：对于10 ～200k Hz 的信号，可以直接使用单片机的计数器对信号测量；对于频率200 k Hz ～2 M Hz 的频率，可以10 分频后再测量，对于2M Hz ～20M H z的信号，则考虑100分频后再测量。分频器可以采用1 0/16 进制，计数频率符合要求的计数器。根据信号的频率手动或者自动选择测量的方式，进行相应的测量。 三、硬件电路设计 1.单片机最小系统电路 1.1 单片机——AT89C52单片机的结构 图2-1 VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口作为AT89C51的一些特殊功能口，管脚 备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） 3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（计时器0外部输入） P3.5 T1（计时器1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， A