- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电 子 钟 设 计
功能实现:
此电子钟实现了正常跑表时钟,闹钟,秒表,调节 LED灯亮度的功能。
此电子钟使用键1来控制模式选择。正常跑表时钟为默认模式。当按下键1时,接收到的高脉冲后模式跳转为闹钟时间模式,当再次按下键1时转到秒表模式。
在正常跑表时钟模式中,通过键5来控制时间调节,当按下键5后用键7来调节时进位,用键4来调节分进位。而在闹钟模式下,同样采用键5来控制调节闹铃时间,其中键7用来调节时进位,键4 用来调节分进位。当正常跑表时钟的时间与闹钟模式下设置的时间相同时,蜂鸣器就会发出声响。
在秒表模式下,键4为控制键,按下键4后秒表开始计时。在计时过程中,键8为暂停键,键5为清零键。
最后刷新LED功能,键8为控制键,按下键8 后,通过键7来调节亮度。
代码:
顶层文件
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity electronic_clock is
port( clk:in std_logic;
k_minute,k_hour,k,k_8,input:in std_logic;
--- -k_minute为键4,k_hour为键7,k为键5,k_8为键8,input为键1
voice:out std_logic;
sg11:out std_logic_vector(6 downto 0);
bt11:out std_logic_vector(7 downto 0));
end electronic_clock;
architecture one of electronic_clock is
component clock ----正常跑表时间模式
port(clk,k_minute,k_hour,k:in std_logic;
hour1,hour2,minute1,minute2,second1,second2:out std_logic_vector(3 downto 0));
end component;
component alarm ---闹钟模式
port(clk,k,k_minute,k_hour:in std_logic;
hour_1,hour_2,minute_1,minute_2,second_1,second_2:out std_logic_vector(3 downto 0));
end component;
component pao ---秒表模式
port(clk:in std_logic;
clk1: in std_logic;
clk2:in std_logic;
clk3:in std_logic;
pao1,pao2,second_p1,second_p2:out std_logic_vector(3 downto 0));
end component;
component sound -----闹钟中的蜂鸣器
port(clk:in std_logic;
s_in1:in std_logic_vector(3 downto 0);
s_in2:in std_logic_vector(3 downto 0);
s_in3:in std_logic_vector(3 downto 0);
s_in4:in std_logic_vector(3 downto 0);
s_in11:in std_logic_vector(3 downto 0);
s_in12:in std_logic_vector(3 downto 0);
s_in13:in std_logic_vector(3 downto 0);
s_in14:in std_logic_vector(3 downto 0);
s_out:out std_logic);
end component;
component mux31a ---控制选择输出
port( k_in:in std_logic;
k_out:out std_logic_vector(1 downto 0);
q1_out,q2_out:out std_logic);
end component;
component fenpin ---分频
port(
文档评论(0)