基于VHDL的UART控制器设计.doc

摘 要 UART（Universal Asynchronous Receiver/Transmitter），通用异步接收/发送装置MAX+plus II 10.2下进行编译及仿真，从而实现能够更改灵活、既方便又实用的UART具有重要意义。 关键字：FPGA，VHDL，UART，接收，发送 Abstract UART(Universal Asynchronous Receiver/Transmitter)，is the key of communications between devices.When a device needs to communicate with a connected device,usually digital signals applied,which must be transformed into serialised signal to another device. UART processes this serial_data to parallel_data /parallel _data to serial_data transform between data bus and slave port. This paper is to implement this serial to parallel and parallel to serial transform and make the transferring between data properly.This paper introduces a method implemented by FPGA technique programmed by VHDL,simulated and compiled by MAX+plus II 10.2. in order to make it flexible, convenient and practical so that the UART is great significance. Keywords:FPGA,VHDL ,UART,receive ,send 目录 摘 要 1 Abstract 2 第一章 前 言 5 1.1本文研究的背景 5 1．2 本文研究的内容 5 1.3本论文的结构安排如下 6 第二章 计算机接口与RS-232串口简介 7 2.1 计算机接口介绍 7 2.1.1 计算机接口简介 7 2.2 RS-232串口通信简介 8 2.2.1 串行通信概述 8 2.2.2．RS-232协议 9 2.2.3．RS-232通信时序和UART 11 2.2.4. 串行通信实现方案 13 第三章 EDA技术及FPGA的概述 14 3.1 EDA 技术发展历程 14 3.1.1 CAD 阶段 14 3.1.2 CAE阶段 14 3.1.3 EDA阶段 15 3.2 EDA技术的基本特征及优势 15 3.3 MAX+plus II软件介绍 16 3.3.1 MAX+plus II开发系统的特点 18 3.3.2 项目编译 19 3.3.3 项目仿真 20 第四章UART方案设计 21 4.1 UART实现原理 21 4.2 UART工作流程 22 第五章 UART模块的VHDL语言设计 25 5.1信号监测模块的实现 25 5.2 波特率发生器模块的实现 25 5.3移位寄存器模块的实现 28 5.4奇偶校验器模块实现 29 5.5总线选择模块的实现 30 5.6 计数器模块的实现 31 5.7 UART内核模块的实现 32 5.7.1 UART内核模块的接口 32 5.7.2 UART内核模块的状态机设计 38 5.7.3 UART内核模块的实现 40 5.8 UART顶层模块的实现 48 第六章UART的VHDL程序的仿真、验证 52 6. 1编译、综合 52 6. 2 UART主要模块仿真波形 52 6.2.1 信号监测器模块的仿真 52 6.2.2 波特率时钟模块的仿真 53 6.2.3 移位寄存器模块的仿真 53 6.2.4 奇偶校验器模块的仿真 53 6.2.5 总线选择器模块的仿真 54 6.2.6 计数器模块的仿真 54 6.2.7 顶层模块的仿真 54 总 结 57 致 谢 58 参考文献 59 第一章 前 言 1.1本文研究的在1980至1990年代，提供FPGA数万逻辑门的FPGA器件主要被系统设计人员用作“连接逻辑”，将电路板上的不同元器件连接到一起，或用来修正ASIC不方便处理的问题。但在1990年代末期，百万门现场可编程门阵列（FPGA）产品的出现使在单块可编程芯片中集成系统级功能成为可能。目前市场上出售的最大规模FPGA产品有6