基于VHDL的全数字锁相环的设计.docVIP

目 录 第一章　绪论 1 1.1　锁相环（PLL）－全数字锁相环（ADPLL）的发展过程 1 1.2　锁相环（PLL） 1 1.2.1　锁相环的发展及应用 1 1.2.2　锁相环的分类与特点 2 1.2.3　锁相环的优点 3 1.3　全数字锁相环的现状及发展 3 1.4　本论文的研究内容 4 第二章　全数字锁相环的开发系统 5 2.1　EDA技术简介 5 2.1.1　EDA的发展 5 2.1.2　EDA技术的主要内容 5 2.1.3　EDA技术的基本特征及特点 5 2.1.4　EDA设计工具 6 2.2　现场可编程门阵列（FPGA） 6 2.3　硬件设计语言－VHDL 6 2.3.1　VHDL语言简介 6 2.3.2　VHDL语言的特点 7 2.4　软件开发工具－MAX＋plus II 8 2.4.1　MAX+PLUSⅡ概述 8 2.4.2　Max+plusⅡ功能简介 9 2.4.3　Max+plusⅡ设计流程 11 2.5　实验开发系统 12 第三章　设计总体规划 13 3.1　整体方案 13 3.2　关于全数字锁相环设计的几种方案 13 3.3　设计分工 16 3.3.1　模块划分 16 第四章　基于VHDL的全数字锁相环的设计 17 4.1　全数字锁相环的介绍 17 4.2　ADPLL结构及工作原理 17 4.3　全数字锁相环模块介绍 18 4.4　全数字锁相环的VHDL设计 18 4.4.1　全数字锁相环的基本结构框图 18 4.4.2　全数字锁相环各模块原理及子程序设计 19 4.4.3　总体模块、仿真及体统性能分析 23 第五章 总结 28 致 谢 29 参考文献 30 第一章　绪论 1.1　锁相环（PLL）－全数字锁相环（ADPLL）的发展过程 锁相环从30年代开始发展， 1932年，De Bellescize实现了第一个PLL这个法国工程师称该发明为相关通信coherent conmmunication）。直到实现可应用PLL集成电路，PLL才广泛应用到工业界。第一个PLL集成芯片大约出现在1965年，是一个纯粹的模拟器件。采用一个模拟乘法器作为鉴相器环路滤波器用无源或有源RC滤波器实现，利用大家熟知的压控振荡器VCO产生PLL的输出信号。今天，我们称这种类型的PLL为线性PLLLPLL）。在接下来的几年里，PLL缓慢而稳定的转移到数字领域。大约在1970年，出现了第一个数字PLLDPLL），实际上，它是一个混合器件，仅仅鉴相器采用数字电路实现，即使用一个异或门EXOR）或者一个JK触发器，剩下的模块仍然是模拟电路。随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。PLL是一个相位反馈控制系统，在DPLL中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的此外，环路组成部件也毫无例外地全部由数字功能模块组成，不包括任何无源元件，如电阻和电容等，故而这种锁相环就称之为全数字锁相环简称ADPLL[1][2] 。 锁相环PLL）是一种电路，它使一个特殊的系统去跟踪另一个系统，更确切地说，PLL是一种使输出信号由振荡器产生的与参考信号即输入信号在相位与频率上同步的一种电路。同步状态常称为锁定，在此状态下振荡器的输出信号与参考信号之间的相位误差是零，或者非常小，但保持常数。 如果存在相位误差，通过一种控制机理使控制电路作用于振荡器的方式使相位误差再次降低为最小值，在这种控制系统中，输出信号的相位实际上是锁定在参考信号的相位上，因此我们称之为锁相环。 锁相环技术早期是为了解决接收机的同步接收问题，即接收机本振频率与输入信号的载频相等，相位同步。后来在电视接收机的扫描电路中应用锁相环，减少了噪声对同步的影响，使电视图象同步性能得到很大改善，使锁相技术得到了广泛应用。但是由于过去电子器件和材料工艺的限制，其制作复杂、成本较高，因此仅在要求较高的通讯、精密测量仪器以及电视机中采用。随着电子技术的发展，特别是由于空间技术应用的需要，进一步推动了锁相技术的发展。从航天技术、无线电通讯、广播、雷达、导航、激光通讯、工农业生产的自动控制、遥控遥测到精密仪器测量、测绘制图自动化等各个方面都广泛使用锁相环技术。随着集成电路技术的发展，逐步出现了集成的环路部件、通用单片集成锁相环路以及各种专用集成锁相环路，使得锁相环路逐渐变成了一个成本低，使用简便的多功能组件，这就为锁相环技术在更广泛的领域应用提供了条件。锁相环的应用概括