数字电子钟设计毕业设计.docVIP

摘要 数字电子钟是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观，无机械传动装置等优点。随着现代数字技术的发展，数字电子钟广泛的应用于各个生活生产领域,如时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备等等。 本次设计是做一个功能简单的数字电子钟，具有最简单的计时功能及调整时间的功能。 目录 1. 设计目的 5 2.设计任务 5 设计制作一个数字电子钟 5 3. 数字钟电路系统设计 5 3.1 设计原理 6 3.2 数字钟电路系统设计方案的确定 6 3.2.1 设计方案 6 3.2.2 设计方案的确定 8 3.3 数字钟电路系统的设计原理 9 3.3.1 晶体振荡器电路 9 3.3.2 分频器电路 9 3.3.3 时间计数器电路 10 3.3.4译码驱动显示电路 12 3.3.5 电源电路 13 3.3.6 校准电路 13 3.3.7 报时电路 14 4.电路的装配过程 15 4.1 电路模拟仿真调试 15 4.2 电路焊接 15 4.3测试数据和误差分析 16 4.3.1 电路测试与测试数据 16 4.3.2 误差分析 17 5.课程设计的收获、体会和建议 17 5.1心得和体会 17 5.2建议 18 附 录 20 附表1 元器件清单 20 附图1 总电路图 21 附图2 校时电路图 22 附图3 校分电路图 23 1. 设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.1秒响1秒停地响5次。 5) 为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。 3. 数字钟电路系统设计 下面将详细介绍整个数字电子钟的电路系统设计过程。其中包括数字电子钟的设计原理，设计方案的确定，数字电子钟的电路设计计算机仿真，电路的设计与调试几个设计部分。 3.1 设计原理 数字钟是一个对标准频率（1H）进行计数的计数电路。1秒响1秒停地响5次。 3.2 数字钟电路系统设计方案的确定 通过大家在网站查找资料和对《电子技术基础》（数字部分）的学习，讨论确定一个既符合本设计要求又具有比较强的可行性的方案作为此次设计的对象。 3.2.1 设计方案 1）数字钟的构成： 数字钟是一个对标准频率（1Hz）进行计数的计数电路。而计数电路由60进制的秒个位和秒十位计数器、分个位和分十位计数器及24进制的时个位和时十位计数器电路构成。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。并在电路中使用能提供一个频率稳定准确的32768Hz的方波信号的晶体振荡器及作为分频器的计数器构成一个提供1Hz信号的电路。用CD4511作为驱动电路和LED显示管显示。数字钟的构成框图如图1。  图 1 数字钟的构成框图 2)根据数字钟的设计思路，在此设计了两个方案： 第一个方案主体部分如下图 2所示。 图 2 第一设计方案构成图 第二个设计方案主体部分如图 3所示： 图 3 第二设计方案构成图 3.2.2 设计方案的确定 这两个方案之间最大的差异在于校时电路和蜂鸣器电路： 1）第一方案的校时是直接接1Hz的信号，中间只用一个开关控制，方案简单易用，但严重存在着抖动，影响“时”的计数。 2）第二方案的设计主要由晶体振荡电路，时间计数电路，校分校时电路，译码驱动电路。其中，时间计数电路用六个74LS90组成。校分校时电路主要由 HD74KS00P组成RS触发器，而且加入消除抖动电路，达到了完美的自动校分校时效果。 3）电源电路和脉冲电路，两个方案都一样。 比较上述两副图，这两副图都能实现数字钟的功能，但出于实验效果方面考虑，显然第二副图采用的具有消除抖动电路，较为准确，所以本实验选择第二个方案。 数字钟电路总接线图见附录图1。 4）虽然也有考虑到利用单片机实现的钟具有编程灵活，便于钟功能的扩充，即可用该钟发出各种控制信号，精确度高等特点 图 4 晶体振荡器电路图 这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒf为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ1、Ｃ2与