基于FPGA的高速异步FIFO毕业设计.docVIP

基于FPGA的高速异步FIFO设计 摘 要：异步FIFO作为一种先进先出通用存储器器件，它的应用非常广泛。它不仅可以应用于现代国防的不同领域，还可应用于如多机系统、数据采集和图像处理等其它领域中，可以说几乎所有的涉及到芯片数据处理的软件，都要用到FIFO。其应用前景非常广阔 本文所设计的异步FIFO主要采用了三种不同的方案来进行设计，第一种采用了充分利用FPGA内部的RAM资源，在FPGA内部实现异步FIFO模块的设计方法，这种异步FIFO比外部FIFO 芯片更能提高系统的稳定性；第二种设计方案也是采用了格雷码，但是在设计时进行了MSB的比较来判断空/满标志位的判断；最后一种方案主要是应用于高频信号中，要求是FIFO内部高速系统的工作频率是外部的2倍以上，这样虽然提高了对高速FIFO中“高速”的含义要求，但是在现在的一半高速数字系统都是很容易满足的并采用了实验室自带的libero8.5开发环境来对Actel FPGA 进行进行设计和仿真，选择了A3P250的芯片，100VQFP封装。 关键词：异步FIFO；FPGA；格雷码；亚稳态；Verilog HDL Based on FPGA design of high speed asynchronous FIFO buffer Abstract:Asynchronous FIFO first out as an advanced general memory devices, its application is very extensive. It not only can be used in different areas of modern national defense, can also be used in such a machine system, data acquisition and image processing in other fields, the application prospect are very wide This paper designed mainly includes the asynchronous fifo data paths reg_file and control module fifo_ctl two parts. Reg_file module is as FIFO memory; And fifl_ctl is literacy control section, FIFO as empty full signal or is produced by pointer, reading and writing Verilog HDL hardware description language on the design. In the design adopted a similar shift with reg code for reading and writing address coding code so as to avoid the burr generation; With two level register string answered the synchronizer to signal synchronously, with maximum limit reducing metastability possible. And used the laboratory to bring to libero8.5 development environment for Actel FPGA design and simulation, chose A3P250 chip, 100VQFP encapsulation. Key words:Asynchronous FIFO;FPGA;Gray yards;Verilog HDL. 目录 第1章 绪论 1 1.1 概述 1 1.1.1什么是FIFO？ 1 1.1.2什么情况下用FIFO？ 1 1.1.3 FIFO的一些重要参数 1 1.1.4FIFO的分类 2 1.1.5FIFO设计的难点 2 1.2 国内外的状况 3 1.2.1 国外高速异步FIFO状况 3 1.2.2 国内高速异步FIFO状况 4 1.3 课题目的 5 1.4 研究内容 5 第2章 仿真软件和芯片的选取和介绍 6 2.1 A3P250芯片的介绍 6 2.1.1 概述 6 2.1.2 A3P250的特性