六进制字符发生器课程设计报告.docVIP

电子课程设计 ——六进制字符发生器 学院： 电子信息工程 专业、班级： 通信111502 姓名： 曹慧清 学号： 201115030201 指导教师： 王海东 2013年12月  目 录 一、设计任务及要求 2 二：总体框图及设计方案 2 三:选择器件…………………………….9 四、功能模块…………………………13 1、Address模块……………………13 2、分频器…………………………..14 3、六进制计数器（方法二）…......16 4、ROM16*128存储器……………17 五、总体设计电路……………………21 六、心得体会………………………….22  字符发生器 一、设计任务及要求 设计任务：利用实验箱上16*16点阵，设计字符发生器，可以循 环显示预置字符 ：身要动，心要静。 设计要求：（1）利用VHDL编写字符扫描驱动电路。 （2）设计一个可以自动循环显示10个字符的电路。 （3）编写预置字符的rom程序生成模块接入电路。 二：总体框图及设计方案 方案一： 1、设计思路： 此电路由六进制计数器，ROM存储器，address计数器模块这四部分构成。字符要用16*16点阵显示所以涉及到行列的显示，根据字符将16*16点阵中所需点亮的二极管的内容存储到ROM存储器中，同时列依次扫描，计数器对16*16点阵显示器的行进行循环计数。 2、各模块的作用 分频器的作用是将50Mhz的信号分为25Khz信号，提供给Address计数器模块与ROM存储器作为所需的时钟信号。 Address计数器的作用是在时钟信号作用下，将从ROM中读出的信号对应正确的位置上的数值显示在点阵上。Reset是复位端，起复位作用，低电平时起作用。输出端qout[15..0]对应点阵上的L0-L15，为点阵的行驱动信号输出，addr[3..0]的增加依次对列扫描。 六进制计数器的输出与Address计数器的输出共同作用在ROM的输入，由此决定qout[15..0]的输出，使得输出字符循环显示。实现六进制计数器有三种方法，具体将在下面部分做详细介绍。 ROM是一个ROM128*16的存储数据的具有读写功能的存储器，设计中存储着“身要动，心要静”六个字，在addr[6..0]输入相应地址时读取ROM128*16中相应的数据然后经q[15..0]输出。主要是存储数据。 方案二： 原理图 图一 生成该原理图的程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity zfc is port(clk,enable: in std_logic; sel: out std_logic_vector(3 downto 0); h0,h8: out std_logic_vector(7 downto 0)); end entity; architecture behav of zfc is signal lie: std_logic_vector(3 downto 0); signal next1: std_logic_vector(2 downto 0); begin a1: process(clk,enable) begin if clkevent and clk=1 then if(enable=1 ) then if lie0