基于FPGA的16阶滤波器的设计.pdfVIP

第 27卷第 1期 南 　京 　工 　业 　大 　学 　学 　报 Vol. 27 No. 1 2005年 1月 JOURNAL OF NANJ IN G UN IV ER SITY OF TECHNOLO GY J an. 2005 基于 FPGA 的 16 阶 F IR 滤波器的设计 1 2 1 周亚凤 ,李跃华 ,朱 　昊 ( 1南京工业大学 信息科学与工程学院 ,江苏 南京 2 10009; 2 南京理工大学 电子工程与光电技术学院 ,江苏 南京 2 10094 ) 摘 　要 : 研究了一种 16 阶 F IR 滤波器的 FPGA 设计方法 ,底层采用 VHDL 语言描述设计文件 ,顶层使用底层产生 的模块连接组成 F IR 滤波器 ,并在 MAX + p lu s II上进行了实验仿真和时序分析 。对如何优化硬件资源利用率 、提 高运算速度等工程实际问题进行了探讨 。 关键词 : F IR 滤波器 ;窗函数 ; FPGA ; VHDL 中图分类号 : TN 911. 72　　　文献标识码 : A 　　　文章编号 : 167 1 - 7643 (2005) 01 - 0046 - 05 　　信号的数字滤波在图像处理 、语音识别 、模式识 标如下 : 别等数字信号处理中都占有重要的地位 。与模拟滤 采样频率 f s : 105MH z;截止频率 f c : 104 MH z; 波器相比,数字滤波器可以满足滤波器幅度和相位 滤波器阶数 M : 16 阶 ;类型 :低通 ;输入数据宽度 : 8 特性的严格要求 ,可以克服模拟滤波器所无法克服 位 ;输出数据宽度 : 11位 。 的电压漂移 、温度漂移和噪声等问题 。 根据数字滤波器冲激响应函数的时域特性 ,可 2　用窗函数法进行 F IR 滤波器的可行性分析 将数字滤波器分为无限长冲激响应 ( IIR ) 滤波器和 ( ) 有限长冲激响应 F IR 滤波器两种 。由于 F IR 系统 2 1　窗函数法的原理 只有零点、系统稳定 ,便于实现 FFT算法 、运算速度 设定滤波器的冲激响应为 : 快 、线性相位的特性和设计更为灵活等突出优点而 1 π jw jw n hd ( n) = H d ( e ) e dw ( 1) - π 在工程实际中获得广泛应用 。 2π ∫ F IR 滤波器有多种实现方法 。一种是采用专用 为了从 hd ( n) 得到一个 F IR 滤波器必须在 ( ) 的 D SP芯片 ,但当滤波器 的系数增加或字长增长 hd n 两边将它截断 ,采用直接截断法会产生吉布 时 ,计算时间会成倍增加 ,从而降低了最大有效数据 斯现象 ,窗函数法采用