嵌入式高分辨率VGA国像显示方法研究.pdfVIP

嵌入式高分辨率 VGA 国像显示方法研究 VGA(Video Graphics Array)是 IBM 在 1987 年随 PS ／2 机一起推出的一种视频传输标准，具有分 辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛的应用。 目前 VGA 技术的应用还主要基于 VGA 显示卡的计算机、笔记本等设备，而在一些既要求显示 彩色高分辨率图像又没有必要使用计算机的设备上，VGA 技术的应用却很少见到。本文对嵌入式 V GA 显示的实现方法进行了研究。 基于这种设计方法的嵌入式 VGA 显示系统，可以在不使用 VGA 显示卡和计算机的情况下，实 现 VGA 图像的显示和控制。系统具有成本低、结构简单、应用灵活的优点，可广泛应用于超市、车 站、飞机场等公共场所的广告宣传和提示信息显示，也可应用于工厂车间生产过程中的操作信息显示， 还能以多媒体形式应用于口常生活。 1 显示原理与 VGA 时序实现 通用 VGA 显示卡系统主要由控制电路、显示缓存区和视频 BIOS 程序三个部分组成。控制电路 如图 1 所示。控制电路主要完成时序发生、显示缓冲区数据操作、主时钟选择和 D ／A 转换等功能； 显示缓冲区提供显示数据缓存空间；视频 BIOS 作为控制程序固化在显示卡的 ROM 中。 1.1 VGA 时序分析 通过对 VGA 显示卡基本工作原理的分析可知，要实现 VGA 显示就要解决数据来源、数据存储、 时序实现等问题，其中关键还是如何实现 VGA 时序。VGA 的标准参考显示时序如图2 所示。行时序 和帧时序都需要产生同步脉冲(Sync a)、显示后沿(Back porch b)、显示时序段(Display interval c) 和显示前沿(Front porch d)四个部分。几种常用模式的时序参数如表 1 所示。 1.2 VGA 时序实现 首先，根据刷新频率确定主时钟频率，然后由主时钟频率和图像分辨率计算出行总周期数，再把 表 1 中给出的a、b、c、d 各时序段的时间按照主计数脉冲源频率折算成时钟周期数。在 CPLD 中利 用计数器和 RS 触发器，以计算出的各时序段时钟周期数为基准，产生不同宽度和周期的脉冲信号， 再利用它们的逻辑组合构成图2 中的a、b、c、d 各时序段以及 D ／A 转换器的空白信号 BLANK 和 同步信号SYNC。 1.3 读 SRAM 地址的产生方法 主时钟作为像素点计数脉冲信号，同时提供显存 SRAM 的读信号和 D ／A 转换时钟，它所驱动 的计数器的输出端作为读 SRAM 的低位地址。行同步信号作为行数计数脉冲信号，它所驱动的计数 器的输出端作为读 SRAM 的高位地址。由于采用两片 SRAM，所以最高位地址作为 SRAM 的片选使 用。 由于信号经过 CPLD 内部逻辑器件时存在一定的时间延迟，在 CPLD 产生地址和读信号读取数 据时，读信号、地址信号和数据信号不能满足 SRAM 读数据的时序要求。可以利用硬件电路对读信 号进行一定的时序调整，使各信号之间能够满足读 SRAM 和为 DAC 输入数据的时序要求。 1.4 数据宽度和格式 如果 VGA 显示真彩色 BMP 图像，则需要 R、G、B 三个分量各 8 位，即 24 位表示一个像素值， 很多情况下还采用 32 位表示一个像素值。为了节省显存的存储空间，可采用高彩色图像，即每个像 素值由 16 位表示，R、G、B 三个分量分别使用 5 位、6 位、5 位，比真彩色图像数据量减少一半， 同时又能满足显示效果。 2 功能单元设计 实现 VGA 显示，除了实现时序控制，还必须有其他功能单元的支持才能实现完整的图像显示。 (1) 控制器：VGA 显示有多种模式，需要通过控制器实现模式间切换，还需要对显示的内容进行 接收、处理和显示。所以控制器的性能越高，数据更新和显示效果就越好。 (2) 显示数据缓存区：VGA 显示要求显存速度快、容量大。读速度要达到 65MHz 以卜，存储容 量至少要 2MB 。可采用高速 SRAM 或 SDRAM 作为显示数据缓存。 (3) 数模转换器 DAC：VGA 显示对数模转换 DAC 有如下要求：一是高速转换，转换的速度应该 在 80MHz 或以上；二是刚步性好，能保证 R 、G、B 三路信号的同步性；三是有相应的精度。可选 择一种包括 3 路 8 位高速 D ／A 的专用视频芯片。