基于单片机和CPLD的数字转速表设计.pdfVIP

l造 甸 似 基于单片机和CPLD的数字转速表设计 Designofdigitalspeed m eterbased on m icrocontrollerand CPLD 赵广复。。张青林 ZHA0 Guang—fu。．ZHANG Qing．1in (1．郑州职业技术学院 软件工程系，郑州45Ol21；2．安徽经济管理学院，合肥 230051) 摘 要 ：介绍了以89s52单片机和复杂可编程逻辑器件 (OPLD)为核心的数字转速表的设计。采用 CPLD来实现转速、周期、脉宽和占空比的测量计数 ，单片机完成测试控制、数据处理和显示 输出。同时，运用等精度的设计方法，克服了基于传统测速原理转速表的测量精度随被测转 速的下降而降低的缺点。实验结果表明，所设计的数字转速表性能稳定，测量精度高。 关键词：单片机；复杂可编程逻辑器件；数字转速表；等精度 中图分类号：TP273 文献标识码 ：A 文章编号：1009-0134(2011)10(下)-0097-03 Doi：10．3969／J．issn．1009-0134．2011．1O(下)．31 0 引言 层进行系统方框图的划分和结构设计，在方框 图 在传统的控制系统中，通常将单片机作为控 一 级用VHDL对电路的行为进行描述，并进行仿 制核心。但这种方法硬件连线复杂、可靠性差， 真和纠错，然后在系统一级进行验证，最后再用 且在实际应用 中往往需要外加扩展芯片，这无疑 逻辑综合优化工具生成具体的门级逻辑 电路的网 会增加控制系统的体积，在一些体积小的控制系 表 ，下载到具体 的CPLD器件 中去，从而实现可 编程的专用集成电路 (ASIC)的设计 u。 统中容纳不下，这就要求 以尽可能小的芯片体积 实现尽可能复杂的控制功能。可见，直接应用单 1．2Max+PluslI开发工具 片机及其扩展芯片显得有些力不从心。 Max+PlusⅡ开发工具是美 国Altera公 司 自 复杂可编程逻辑器件 (CPLD)具有集成度 行设计的一种 CAE软件工具。它具有全面的逻 高、运算速度快、开发周期短等特点，它的 出 辑设计能力，设计者可以自由组合文本、图形和 现 ，改变 了数字 电路的设计方法、增强了设计的 波形输入法 ，建立起层次化 的单器件或多器件设 灵活性 。基于此，本文提出了一种采用Altera公 计。利用该工具配备的编辑、编译、仿真、综合、 司的CPLD(ATF1508AS)和Atmel公司的单片机 芯片编程等功能，将设计 的电路 图或 电路描述程 (AT89S52)相结合的数字转速表的设计方法。 序变成基本的逻辑单元写入到可编程芯片中 (如 1 关于CPLD开发环境 CPLD、FPGA)，做成ASIC芯片。 它支持FLEX、MAX及 Classic等系列CPLD 1．1VHDL语言 器件，设计者无需精通器件内部的复杂结构 ，只 VHDL (VeryHighSpeedIntegratedCircuit 需用 自己熟悉的设计输入工具，如高级行为语 HardwareDescriptionLanguage，超高速集成电路硬 言、原理 图或波形 图进行设计输入 ，它便将这些 件描述语言)是由美国国防部开发的一种快速设计 设计转换成 目标结构所要求的格式，从而简化 了 电路的工