浮点ALU中选择进位复合加法器的优化设计.pdfVIP

维普资讯 第28卷第3期 微 计 算 机 应 用 V01．28No．3 2007年 3月 MICROCOMPUIERAPPLICATIONS Mar．2007 浮点ALU中选择进位复合加法器的优化设计 王 桐 李立健 王东琳 (中国科学院自动化研究所国家专用集成电路设计工程研究中心 北京 100080) 摘 要：针对浮点ALU中加减运算要求同时计算 sum和 sum+1的特点，综合考虑延时和面积，采用选择进位结构设计复合加 法器。给出了选择进位加法器延迟时间与分组方式的关系，以及最优化分组方法，将其应用于复合加法器的设计中，并用 HSPICE在0．187mCMOS工艺下的模拟结果进行验证。 关键词：复合加法器 选择进位 最优化分组 OptimalDesignofCarry-·selectCompoundAdderinFloating-·pointALU WANGTong，LILijian，WANGDonglin (NationalASICDesignEngineeringCenter，Beijing，100080，China) Abstract：AnoptimaldesignofCarry—selectcompoundadderispresented．Thearchitectureisproposedbecausesum andsum+1 mustbecomputedsimultaneouslyinfloating—pointALU．TherelationshiPbetweendelaytimeandstagesizeofCSAisintroduced．The optimizationisappliedtothecompoundadderdesing andisprovedbyHSPICEsimulationin0．187m CMOSprocess． Keywords：compoundadder，carryselect，optimal stagesize 浮点运算相对于定点运算而言精度高，动态范围大，因此得到越来越广泛的应用。浮点加减运算是使 用频率最高的浮点运算，由浮点ALU执行，操作通常包括移位对齐、尾数加减、舍入，规格化等步骤。为了提 高了ALU的运算速度，可以用一个复合加法器同时计算出shin和 slim+I，然后根据舍入需要从二者中选择 一 个即为正确的舍入结果…。这种设计方法将舍入步骤简化为结果选择操作，缩短了ALU的关键路径。 复合加法器位于ALU的关键路径上，其速度对ALU性能起决定作用。通过分析常用定点加法算法，考 虑到复合加法器具有双进位链的特点，本文采用选择进位 (CSA)结构进行设计，并给出一种选择进位的优化 分组方式。 1 常用加法器算法概述 在定点加法器的常用算法中 (表 1)，行波进位 (RCA，RippleCarryAdder)结构的硬件开销最小，但 其进位链串行逐级进位，时延随数据位宽线性增加，不适合高速计算的需要。超前进位 (CLA，CarryLook—a— headAdder)结构并行生成进位产生因子和进位传播因子，消除了进位链的逐级进位效应 ，其时延与数据位 宽呈对数关系，速度较快，但该算法把进位链全部展开，硬件开销很大。选择进位 (CSA，CarrySelectAdder) 结构的进位链分组并行，组间串行，速度与硬件开销介于RCA与CLA之间，其时延与数据位宽呈平方根关 系，在位宽较小 (如32位)时，与CLA相比速度相差不大，硬件开销则节省很多，且结构规则，易于布线。虽 然并行操作会带来速度上的提高，但同时也增加了面积与功耗，因此需要针对具体的设计指标进行速度与 面积的折衷 。 本文于2005～04—21收到。 维普资讯 3期 王桐 等：浮点ALU中选择进位复合加法器的优化设计