0．6μm CMOS工艺串行接口电路设计.pdfVIP

维普资讯 第 3卷 第 4期 南通工学院学报 (自然科学版) V01．3 No．4 2004年 l2月 JournalofNantongInstituteofTechnology(NaturalScience) Dec．20o4 文章编号：1671—5314(2004)04—0091—03 0．6 mCMOS工艺串行接 口电路设计 孙 玲 ，陈海进 (南通大学 ，江苏 南通 226007) 摘 要：采用0．6Z／mCMOS工艺设计 了AES加密模块的串行接 口单元电路 ，提高了AES加密芯片的数据吞吐量。 基 于CMOS互补逻辑 的电路结构降低 了的功耗 ，实现 了与核心 电路 的电平匹配。全定制 的设计方法优化 了电路性 能和版图面积 ，提高了设计可靠性 ，降低 了研 究成本。 关键词：串并转换 ；版图；CMOS互补逻辑 中图分类号：TM855 文献标识码 ：A TheInterfaceCircuitDesignBasedonCMOSTechnology SUNLing，CHENHai—jin (NantongUniversity，Nantong226007，China) Abstract：Inordertoachievehighthroughputrateofthecircuit，whichimplementedtheAES(Advancde EncryptionStnadard) algorithm，aninterfacecircuitbasde on0．6／Zm CMOStechnoloyg Was designed．ThelowpowerconsumptionWas obtainde byUS- ingCMOScomplementarylogic．Thefullcustom layoutdesing savde theareaofthechipandrdeucedthecost． Keywords：serial—to—praallel；layout：CMOScomplementarylogic 随着信息化程度的提高，通信技术和计算机网 串行和并行结构的优点，克服其不足 ，采用分级解 络技术的发展、Internet网的普及 ，计算机远程通信已 串、递减降速的方式使电路在获得较高速率的同时 渗透到国民经济的各个领域 ，而远程通信绝大多数 具有低功耗的特点。同时树型结构可以通过在时钟 采用串行通信的方式。串行传送 ，数据是一位一位串 上、下沿分别采样 ，减小电路的规模。本次串并转换 行传送的，计算机处理的数据却是并行数据，所以必 电路设计采用了树型结构，数据流的速率按 1／2倍 须将串行数据转换为并行数才能送人计算机处理。 逐级下降，并针对不同的速率级分别对各单元电路 因此串并转换是串行接 口电路的重要任务。本次设 参数进行了优化。 计的串行接 口电路主要用于计算机通信中的加密单 从图 1可见，串并转换电路中最基本的单元就 元电路 ，其主要任务是将串行的高速数据流转换成 是D触发器。基于CMOS工艺设计的D触发器常见 多路并行的便于加密单元电路处理的低速数据。 的实现方式有SCFL逻辑、TSPC逻辑和CMOS互补逻 辑 [2】。在三种逻辑 中，SCFL逻辑可以实现的工作速率 1 电路结构分析与单元电路设计 最高，但其功耗也最大，并且对于本次设计的应用对 图 1以 1：4串并转换为例，给出了串并转换电 象而言，需要设计电平转换电路。TSPC逻辑可以实 路三种主要的基本结构 J：串行、并行和树型。其 中， 现的工作速率和功耗适中，但该结构的D触发器需 串行结构具有电路简单的优点，但所有寄存器都工