0.25μm CMOS千兆以太网发送器设计.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
维普资讯 第30卷第 l2期 2004年 l2月 电 孑 工 程 师 、一o1.30No.12 ELECTRONICENGINEER Dee.2Oo4 0.25tam CMOS千兆以太网发送器设计 黎 飞,王志功,赵文虎,鲍 剑,朱 恩 (东南大学射频与光电集成电路研究所,江苏省南京市210096) 【摘 要】 分析了千兆以太网体系结构,给出了符合 IEEE802.3z标准中1000BASE.X规范的发 送器电路结构,并采用TSMC0.25IxmCMOS混合信号工艺设计了符合该规范的高速复接 电路和锁相 环时钟倍频电路:芯片核心电路面积分别为(0.3×0.26)mm 和(0.22×012)mm :工作电压2.5V 时,芯片核 心电路功耗分别为120mW和 100mW 。时钟倍频 电路 的10倍频输 出时钟信 号频率为 1.25GHz,其偏离中心频率 1MHz处的单边带相位噪声仅为一109.7dBc/Hz。在驱动50Q输 出负载 的条件下,1.25Gbit/s的高速输出数据信号摆幅可达到410mV。 关键词:千兆以太网,CMOS工艺,发送器,时钟倍频,复接器 中图分类号 :TN492 表 1 千兆以太网 1000BASE·X标准 1 千兆以太网物理层系统分析 以太网技术是当前局域网应用的首选技术,并 已 扩展到了城域网和广域网。而该技术本身经历了以太 网(10Mbit/s),快速以太网(100Mbit/s),千兆以太网 (1000Mbit/s)以及万兆 以太网(10Gbit/s)等多个发 展阶段。其中在千兆 以太网标准 IEEE802.3z的 注:A为短波长激光器物理层2路多模光纤;B为长波长激光 1000BASE—X规范中定义了以光纤作为传输媒质,从 器物理层2路单模或多模光纤;C为短距离屏蔽铜线 。 而使得千兆以太网技术兼具以太网技术和光纤通信技 川 是d 术的优点。 会话 考虑到CMOS工艺具有功耗低、集成度高、流片成 f々输 l圳络垃 本低、工艺易获得等优势,正在许多商用高速电路设计 数据链路 中取代双极型硅或 GaAs工艺,所以本次设计采用台 物理 湾TSMC公司0.25Ixm双阱、2层多晶硅、5层金属}昆 OSI参学模 1000BASEX· 合信号标准CMOS工艺,实现了适用于千兆以太网的 图1 OSl参考模型和 1000BASEX·模型 发送器电路,包括高速复接电路以及产生复接 电路所 图1中:1000BASE-x物理层主要包括媒体相关 需时钟的锁相环时钟倍频电路。 接 口(MDI)、物理媒体相关 (PMD)子层、物理媒体连 在 1998年 7月制定的IEEE802.3z标准 中定义 接 (PMA)子层、媒体相关接 口(PCS)以及千兆 比特媒 了千兆以太网1000BASE.X规范的体系结构u。为充 体独立接 口(GMII)。MDI物理编码子层是传输媒质 分利用已经广泛安装使用的五类 UTP电缆,IEEE于 与物理层之间的机械和电气接 口。PMD子层完成 电 1999年6月

文档评论(0)

人生新旅程 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档