一种面向多核处理器的通用可调试性架构.pdfVIP

第 23卷第 1O期 计算机辅助设计与图形学学报 Vo1．23NO．10 2011年 10月 Computer—AidedDesign8LComputerGraphics Oct．2Oll 一 种面 向多核处理器 的通用可调试性架构 杨 旭 ，刘 江 ，钱 诚”，苏孟豪”，吴瑞阳”，陈云霁”，胡伟武” ”(中国科学 院计算技术研 究所计算机系统结构重点实验室 北京 100190) 。(中国科学 院研究生院 北京 100049) ”(北 京航天 自动控 制研究所四室 北京 l00854) (yangxu@ ict．ac．cn) 摘 要 ：硅后调试对于当代集成 电路设计变得 日益重要 ，用于辅助硅后调试 的可调式性设计 (DFD)应运而生．由于 多核处理器往往包含多种不 同类型的部件 ，每个部件都有各 自的调试功能需求 ，极大地提高了可调式性设计的复杂 度．针对上述问题 ，提出一种面 向片上多核处理器 的通用可调试性架构．该架构使用简单 的监测器来监测和控制处 理器 中用于互连的片上网络 ，通过专 门的调试总线将各个监测器与调试总控模块连接在一起 ，并使用 EJTAG通用 调试接 口与外部调试主机传递信息．与传统的可调试性架构相 比，该架构无需片上 RAM，硬件代价低 ，具有模块化 的特性．此外 ，文 中提 出的架构采用 了工业界通用 的 EJTAG调试接 口，因此通用性较高 ，已经被应用于龙芯一3B多核 处理器 中．实验结果显示 ，该架构可 以在高频高数据带宽的环境下工作． 关键词 ：多核 ；片上网络 ；可调试性设计 ；硅后调试 中圈法分类号 ：TP391 A GeneralDFD InfrastructureforChipM ultiprocessor YangXu，，IiuJiang ，QianCheng¨，SuMenghao¨，WuRuiyang¨，ChenYunji¨，andHuWeiwu (KeyLaboratoryofComputerSystem andArchitecture，InstituteofComputing Technology，ChineseAcademyofSciences，Beijing 1OO190) (GraduateUniversityojChineseAcademyofS(’iences．Beijing (TheFourthLaboratory BeijingAerospaceAutomaticControlInstitute，Beijing 100854) Abstract：Post—silicon debugging isbecomingmoreandmore importantinmodern integrated circuit design．Hence，design fordebug (DFD)isproposedtofacilitatepost—silicondebugging．TheDFD in multi—core processors arevery complicate，asthereare lotsofdifferentcomponentscontained in a multi—coreprocessor，and each ofthem have its own debugging requirements． In this paper，we proposea generalDFD infrastructure for chip multiprocessor (CM P) thatcontainsseveralsimple monitorstowatchandcontrolthenetworkonchip (NoC)．Allmonitorsareconnectedtoacentralized controller，which gathersinformation and communicateswith debugging hostusing EJTAG port． ComparedwithtraditionalDFD infrastructures，theproposedinfrastructureismodularized，low cost， andgenera1．This