数字电路抢答器实训报告.docxVIP

数字电路实训报告 班级 ___________________ 学号 ___________________ 姓名 ___________________一、实训要求 使用74148优先编码器，74192 16位计数器，74279锁存器等IC模块，配合数码管，译码器等元件，搭建一个包含主持人电路，选手电路，显示电路和报警电路的4~8位数字抢答器。 (1) 通过protues软件模拟整个工作电路，进行模块设计，电路设计和仿真调试（2）用PCB板搭建主持人和选手基本电路，并进行硬件调试，要求，主持人按键后倒数15秒内开始抢答，其间若有选手按键，则数码管显示选手编号，并由蜂鸣电路发出一声短暂蜂鸣，其余选手按键被锁定；若其间无人抢答，则时间到后，蜂鸣器长声报警，选手按键被锁定，直至主持人按键重新开启抢答器。（3）要求数码管分为计时数码管和选手编号数码管，各按键齐备，标注清晰。电路板布局合理，走线不乱。二、实训过程周一：根据实训内容，查找相应IC元件真值表，并结合所学知识完成电路构想和设计（此部分可以上网查阅相关资料，时间1天）周二：根据所选硬件，进行图纸级设计，要求绘制清楚，并在protues上仿真通过，由老师检查评分，不合格者应重新设计。周三~周五：根据自己的硬件设计，用现有的实验器材，器件，搭建电路板进行逐步调试，此部分时间为三天，最后一天进行验收检查，根据实现的功能和电路板效果，依据评分规则进行打分。周末进行实训报告书写，将所做的工作反映到报告中，要求报告按规定格式，严格认真完成，在第二周周一提交给老师，由老师依据报告质量打分。三、设计思路（1）抢答部分典型的抢答电路系统由抢答控制按钮、优先编码器、锁存器、BCD码四线—七段译码器及LED七段数码管、主持人控制电路组成，其电路组成框图如图2所示。通过优先编码器分辨出八路选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用。通过优先编码器和锁存器完成使其他选手按键操作无效控制。当主持人控制开关处于“清除”位置时，显示器不显示，锁存电路不工作。当主持人拨到“开始”位置时优先编码器和锁存器电路同时工作，抢答器进入待工作状态，当有选手将按键按下时，显示译码器工作，并由数码管显示选手号，同时使优先编码器处于禁止状态，封锁其他选手按键输入。抢答部分仿真电路图（2）计数部分双向计时元件74LS192引脚图功能描述①当MR=1时，异步清零，=0000②当MR=0，=0时，异步置数，③当MR=0，=1，UP = DN =1时，保持原态④当MR=0，=1，UP = 1，DN =脉冲信号时，按减法规律计数⑤当MR=0，=1，UP = 1，DN=脉冲信号时，按加法规律计数当减到0或加到上限以后，或将送出低电平，表示借位或进位。本设计中，用开关电路接PL，MR直接接地，UP直接接电源，个位计数74192的DN接秒脉冲，十位计数74192的DN接个位74192的借位信号TCO，十位74192的D3~D0为0100，个位74192的D3~D0为0101。这样，当电源开启时，74192工作与异步置数状态，而译码器此时使能端BI为0，所以不现实数据；随后按下主持人开关，译码器使能端BI为高电平，数码管将显示初值（15）。由于此时主持人开关按下，PL立即变成高电平，74192工作于减计数模式，计数频率由DN信号的频率而定。个位74192按秒脉冲减计数，当减到0以后向十位产生借位信号，从而让十位74192减计数一次。当两个74192都减为0以后，两边都产生借位信号TCO，此信号为低电平，通过或非门可以将其变成高电平，再通过非门转低电平后通过与门封锁秒脉冲，则计数器74192将不再计数，从而将数据稳定于0。在74192减计数过程中，若有选手按键，则74148E0端产生高电平，秒脉冲与E0相或以后接DN，此高电平将封锁秒脉冲信号，让74192停止计数，则时间稳定在选手按键的时刻。以上功能在主持人开关复位后可以重复使用计数部分电路仿真图如下（3）整体仿真电路74121真值表我们采用此芯片作为报警电路的脉冲输出控制元件。如图，在电路连接中，A1接74LS148的14脚，A2接74LS192的13脚，B接主持人开关电路。这样，当有选手按下时，A1电平下降，根据真值表，Q输出一个脉冲信号，持续时间为0.69RC，R为100K，C为10uF。当计时时间到仍然无人抢答时，A2电平下降，根据真值表，Q输出一个脉冲信号，持续时间也是0.69RC。如图：通过74121与外围电路，可实现报警功能，如图综上所述，整体仿真电路如下四、实物电路（1）抢答部分（2）计数部分（3）整体工艺（正面，背面）五、设计调试过程仿真设计时遇到哪些问题，如何解决的焊接和调试时遇到哪些问题，如何解决的六、设计心得经过短暂的一周实训，我们小组终于完成了本次实训的