数字电路实验报告.docxVIP

实验一 组合逻辑电路分析1、74LS00集成电路2、74LS20集成电路实验内容实验1ABCDL（指示灯）00000000100010000111010000101001100011111000010010101001011111001110111110111111实验2密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”,将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD是什么？答：由下表可知密码ABCD是1001。ABCDL（开锁）F（报警）000001000101001001001101010001010101011001011101100001100110101001101101110001110101111001111101实验心得：通过这次试验了解到了74LS00与非门及74LS20与非门的使用方法。熟悉了实验面板，及实验过程，为以后试验打下一个基础。熟悉了逻辑电平的接入方法。熟悉了基本逻辑电路的分析方法及步骤。实验二 组合逻辑实验（一）半加器和全加器实验目的熟悉用门电路设计组合电路的原理和方法步骤。预习内容复习用门电路设计组合电路的原理和方法步骤。复习二进制的运算。用“与非“门设计半加器逻辑图。完成用“异或”门、“与或非”门、“与非”门设计全加器逻辑图。完成用“异或”门设计的3变量判奇电路的原理图。参考元件74LS238 74LS00 74LS51 74LS136实验内容用与非门组成半加器，用异或门、与或非门、与非门组成全加器。实验结果填入下表中：被加数A数B级进位Ci-100001111和S进位C异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1。否则为0。实验结果填入下表中：输入入入出L011010013.“74LS283”全加器逻辑功能测试 测试结果填入下表中：被加数0 1 1 11 0 0 1加数0 0 0 10 1 1 1前级进位0或10或1和1 0 0 0 或1 0 0 10 0 0 0或0 0 0 1 新进位01实验心得1.本实验主要使用74LS00与74LS51来设计半加器与全加器以及判奇电路，在实验中熟悉了这两个元件的使用方法。加深了我对理论课知识的理解。2.半加器不带前级进位，全加器带前级进位。3.设计组合逻辑电路前先列写逻辑表达式，然后根据逻辑表达式连接电路。实验三 组合逻辑实验（二）数据选择器和译码器的应用实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法预习内容了解所有元器件的逻辑功能和管脚排列。复习有关数据选择器和译码器的内容。用八选一数据选择器产生逻辑函数和用3线-8线译码器和与非门构成一个全加器。参考元件数据选择器74LS151,3-8线译码器74LS138。实验内容数据选择器的使用：当使能端EN=0时，Y是、、和输入数据的与或函数，其表达式为：（表达式一）式中mi是、、构成的最小项，显然当=1时，其对应的最小项在与或表达式中出现。当=0时，对应最小项就不出现。利用之一点，不难实现组合电路。将数据选择器的地址信号、、作为函数的输入变量，数据输入作为控制信号。控制各最小项在输出逻辑函数中是否出现，使能端EN始终保持低电平，这样，八选一数据选择器就成为一个三变量的函数产生器。用八选一数据选择器74LS151产生逻辑函数将上式写成如下形式：该式符合表达式一的标准形式，显然、、、都应该等于1，而式中没有出现的最小项，他们的控制信号都应该等于0.由此可以画出该逻辑函数产生器的逻辑图。用八选一数据选择器74LS151产生逻辑函数根据上述原理自行设计逻辑图，并验证实验结果。ABL00000011010101101001101011001111化简得：2.3线-8线译码器74LS138和与非门构成一个全加器。写出逻辑函数表达式并设计电路图。验证试验结果。ABL0000000110010100110110010101011100111111化简得：3.扩展内容用一片74LS151构成四变量的判奇电路。ABCDL00000000110010100110010010101001100011111000110010101001011111000110101110111110化简得：实验心得：熟悉了数据选择器及线译码器的使用，加深了对逻辑原件的使用方法的理解。加深了对用逻辑元件产生逻辑函数的认识，加强了对有关数电知识方面的理解。加深了对判奇电路和全加器的认识和理解。实验四 触发器和计数器一、实验目的熟悉J-K触发器的基本逻辑功能和原理。了解二进制计数器工作原理。设计并验证十进制、六