北京信息科技大学数字电子闹钟设计实验.docVIP

实 验 报 告 课程名称 数字系统EDA 实验项目 数字电子闹钟综合设计实验 系 别 计算机科学与技术 班级/学号 计科 姓 名 日 期 指导教师 成 绩 综合实验 数字电子闹钟综合设计实验 一、实验目的 综合运用MAX+PlusⅡ图形编辑器、文本编辑器等设计输入手段,通过本实验设计输入，应用层次化、模块化设计方法, 掌握自顶向下、自底向上及混合式设计方法及图形文件的编译、适配和仿真，完成数字电子闹钟的全部设计并编程（下载）。 二、实验器材 微机系统，MAX+PlusⅡ 10.2 开发工具软件，LP-2900 EDA实验装置。 三、实验内容 设计要求 功能要求： 输入： CLK——时钟频率为10 MHz的输入,分频产生秒时钟。 MOD——工作方式选择。 ADJ——调校。 输出： 六位LED数码管显示，动态扫描驱动。 一位LED报警、一位蜂鸣器报警信号。 电路分五个工作状态，由MOD、ADJ按键组合选择控制选择： 正常计时：二位时、二位分、二位秒LED显示，十进制数表示。 调校计时_时：显示时、分、秒；时闪烁；通过ADJ按键修改计时的时值。 调校计时_分：显示时、分、秒；分闪烁；通过ADJ按键修改计时的分值。 调校计时_秒：显示时、分、秒；秒闪烁；通过ADJ按键对秒值清零。 调校定闹_时：显示闹时、闹分；闹时闪烁；通过ADJ按键设定闹时值。 调校定闹_分：显示闹时、闹分；闹分闪烁；通过ADJ按键设定闹分值。 当正常计时的时、分值等于预设的闹时、闹分值时，LED、蜂鸣器报警信号有效。 扩展（在上述功能要求基础上，选做）： 秒表功能：最大显示99分、59秒、10分之1秒、100分之1秒；可暂停、继续、停止、重新开始等；可增加必要的操作键和LED显示。 在秒表功能基础上，再增加分段计时及累计功能：具体功能和输入输出可自定。 实验过程安排 全部实验内容由五个子实验组成，并分五次进行： 子实验一： 建立一个总工作目录并建立顶层的项目文件（TOP.gdf），按设计要求划分功能模块，运用图形设计方法，建立各功能模块的符号，及初步的信号连接。 在总工作目录下建立一个子工作目录并建立一个低层的计时模块文件(MDL1.gdf), 按设计要求，运用图形或文本设计方法，完成计时模块的逻辑描述设计、编译及仿真设计，并应具备正常计时电路的24进制计时、60进制计分、60进制计秒及闹钟定时电路的24进制计时、60进制计分的的功能。 可向下功能划分，作子模块设计，但要求有子模块仿真设计。 子实验二： 在总工作目录下建立一个子工作目录并建立一个低层的七段LED显示译码模块文件(MDL2.gdf), 按设计要求，运用图形或文本设计方法，完成六位七段LED数码管的显示译码及动态扫描驱动的逻辑描述设计、编译及仿真设计，并应具备调校时、分、秒时的闪烁功能。 可向下功能划分，作子模块设计，但要求有子模块仿真设计。 子实验三： 在总工作目录下建立一个子工作目录并建立一个低层的控制模块文件(MDL3.gdf), 按设计要求，运用图形或文本设计方法，完成正常计时、调校、定闹及到时报警的逻辑描述设计、编译及仿真设计，并应具备调校时、分、秒时的闪烁功能。 可向下功能划分，作子模块设计，但要求有子模块仿真设计。 子实验四： 在总工作目录下建立一个子工作目录并建立一个低层的分频模块文件(MDL4.gdf), 按设计要求，运用图形或文本设计方法，完成10MHz输入到1Hz输出的逻辑描述设计、编译及仿真设计。 可向下功能划分，作子模块设计，但要求有子模块仿真设计。 子实验五： 熟悉LP-2900 EDA实验装置的面板布局及主要操作单元的引脚序号，正确掌握LP-2900 EDA实验装置的使用。 将子实验一～子实验四的各模块设计，例化（引用）为顶层项目文件（TOP.gdf）的各模块，完善总体控制及连接，分配指定引脚，完成顶层项目文件的逻辑描述设计、编译及仿真设计、适配。 实现顶层项目设计文件对FPGA（EPF10K10TC144-3）的编程（下载）。 LP-2900 EDA实验装置加电，验证并确保其功能符合要求，交实验指导老师检查登记。 实验设计 设计文件层次图 顶层项目设计文件（TOP.gdf）图及模块说明 各子模块文件(图)及设计要点说明 各仿真测试波形文件图及计要点说明 总