一种基于状态机设计与串并行转换电路.docVIP

一种基于状态机设计的串并行转换电路 摘要：利用有限状态机等设计一种将LTC1196(ADC)的串行输出数据转换成并行数据的转换电路， ADC的时钟由转换电路提供，CS信号由转换电路处理后提供给ADC，以保证LTC1196的时序要求。编好的程序在Quartus II上调试并仿真通过，实现了把八位的串行数据转换成并行数据的目的。 关键词：有限状态机；LTC1196(ADC)；串并行转换 Abstract: By using finite state machine to design a conversion circuit which can change the serial data into parallel data, the serial data is the output of LTC1196(ADC). The clock of the conversion circuit is provided by the clock of ADC. CS signal is provided to ADC after processing by conversion circuit, to ensure the schedule requiring of LTC1196. The edited program was debugging in Quartus II and running well. The end realized the goal of converting the serial data to 8 bits parallel data. Keywords: FSM; TC1196(ADC)； Converting serial to parallel 引言：有限状态机在VHDL语言中有着广泛的应用，许多实际问题都是通过状态机来实现的，尤其是同步时序逻辑电路的设计。有限状态机把复杂的控制逻辑分解为有限个稳定状态，在每个状态上判断所发生的事件，将连续处理变成离散处理，特别适合于VHDL数字系统设计的工作特点。同时，因为有限状态机具有有限个状态所以在实际的工程应用中很容易实现。本文就是充分利用有限状态机的特点设计一种把串行输出数据转换为并行数据的电路。这个串行输出的数据由LTC1196(ADC)提供。LTC1196的时钟是由设计的转换电路提供，并且经过转换电路处理后把CS信号提供给LTC1196以满足其时序的要求。 1 有限状态机 有限状态机（Finite State Machine）主要用于顺序逻辑电路的建模，在顺序逻辑电路设计中，因不同阶段具有明确的顺序状态，所以其显得非常有用。图1是一个状态机的基本结构。有限状态机的主要功能是用来实现一个数字电路设计的控制部分，其功能和CPU的功能十分相似。在进行数字系统的电路设计时，如果考虑实现一个控制功能，通常会选择状态机或者是CPU来实现，但是在执行耗费时间和执行时间的确定性方面，状态机要比CPU好。 有限状态机可以有多种不同的描述方式。描述状态机的VHDL代码必须遵守一定的规则。 至少要包括一个用来指定状态机状态的状态信号； 状态转移指定和输出指定，它们对应于控制单元中与每个控制步有关的转移条件； 用来进行同步的时钟信号； 复位信号。 使用枚举数据类型来定义状态机的状态，并使用多进程方式来描述状态机的内部逻辑，可以得到高效、可综合的VHDL状态机描述。状态变量不能是接口或端口信号，而且状态变量的操作只限于等于或不等于的比较操作。在描述有限状态机的过程中常使用的描述方式有单进程方式、双进程方式和三进程方式。三进程方式就是将有限状态机的次态逻辑、状态寄存器和输出逻辑分别使用三个进程来描述。这种描述方式可以把状态机的组合逻辑部分和时序逻辑部分分开，有利于对状态机的组合逻辑部分和时序逻辑部分分别进行测试。双进程描述方式是将有限状态机的次态逻辑、状态寄存器和输出逻辑分别用两个进程来描述。同样一个单进程描述方式就是将有限状态机的次态逻辑、状态寄存器和输出逻辑使用一个进程来描述。 2 LTC1196(ADC) LTC1196是一个8位、1MSPS 、3线高速串行低功耗AD 转换器，模拟信号输入范围0～5V。内含采样和保持电路，具有高阻抗方式的串行接口，完成一次转换需要12个时钟周期。下图2就是LTC1196(ADC)。 图2 LTC1196(ADC) 由图2知LTC1196能够把0～5v范围的模拟信号转换为数字信号，可以使转换后的数据连接到ASIC,PLD,MPU,DSP或移位寄存器等。本文设计的电路就是在每个转换周期内把输出的数字信号相当于存在一个移位寄存器中，当8位的数据转换完成时就把这8位的数据一次性的输出，从而达到使这些串行数据转化