2.[Altium.Designer.FPGA的设计指导]Altium.Designer基于FPGA系统的设计功能培训.ppt

PCB与FPGA设计的系统集成 Altium Designer将传统的PCB设计与数字逻辑电路设计及基于FPGA的嵌入式软件设计集成起来，突破了传统板级设计的界限；从而使系统电路设计、验证及CAM输出功能结合在一起。 PCB与FPGA引脚的双向同步功能，充分诠释了Altium公司为主流设计人员提供易学、易用的EDA设计工具的一贯理念。同时，基于FPGA的片上可编程系统设计（SOPC）功能的引入，更加弱化了软硬设计的差异，为传统的电子设计拓宽了应用领域。 Altium Designer 之数字逻辑设计 系统控制功能 数字逻辑电路设计 FPGA设计仿真 虚拟仪器 系统控制功能 设计流程的图形化 通过系统界面自动调用FPGA厂商提供的工具进行布局及布线 设计环境中的集中过程监控提供及时的反馈从而实现交互式设计方法 Altium称这种交互式设计方法为“LiveDesign” FPGA系统控制界面 系统控制功能 提供综合及器件编程控制 提供物理硬件访问及边界扫描(boundary scan) 多个Nanoboard开发板可被连接在一起 系统控制功能 JTAG ‘硬’链使你可与Nanoboards开发板上物理设备互动 系统控制功能 支持Nexus 协议的虚拟仪器与PC间通讯 系统控制功能 Protel 2004 虚拟仪器: 逻辑分析仪 内存容量从1K到几 MB 频率发生器 频率计数器 IO模块 单座, 双座, 四座 系统控制功能 系统控制功能 Altium Designer 之数字逻辑设计 系统控制功能 数字逻辑电路设计 FPGA设计仿真 虚拟仪器 数字逻辑电路设计 Altium Designer Protel2004集成一个高效、通用的跨平台可编程数字逻辑器件开发工具，为数字逻辑器件设计提供了许多方便快捷的设计手段； Altium Designer Protel2004支持原理图(Schematic)及硬件描述语言（包括：VHDL和Verilog HDL）的设计输入模式； Altium Designer Protel2004提供对设计的功能性仿真、系统仿真、时序分析及实时验证等功能； Altium Designer Protel2004为用户系统设计提供丰富的跨器件平台的预综合及验证的IP内核，支持用户创建通用的IP内核； Altium Designer Protel2004为用户提供自动测试平台生成器； Altium Designer Protel2004支持对可编程数字逻辑器件引脚约束定义的导入，包括Altera、Xilinx、Actel等器件原厂商开发工具下的引脚定义文件; 数字逻辑电路设计 数字逻辑电路设计 数字逻辑电路设计 之IP Core 创建预先合成的IP内核器件 由于芯片设计的复杂性和生产面市时间对于保证终端市场的成功率至关重要。设计师不断寻求缩短设计周期的方法。以及更有效的设计方式。随着我们步入系统级芯片时代，利用IP内核和可编程逻辑进行设计复用显得日趋重要。IP资源复用（IP Reuse）是指在集成电路设计过程中，通过继承、共享或购买所需的如知识产权内核，然后再利用EDA工具进行设计、综合和验证。从而加速流片设计过程，降低开发风险。IP Reuse 已逐渐成为现代集成电路设计的重要手段，在日新月异的各种应用需求面前，超大规模集成电路设计时代正步入一个IP整合的时代。 IP Reuse不仅仅应用于专用集成电路设计，对基于FPGA的嵌入式系统设计领域而言，更是具有举足轻重的地位。 Altium Designer为广大的工程师提供了一个设计IP Core的平台，可以采用原理图和HDL语言相结合的方式进行设计的捕获，并且根据不同的配置对同一个IP Core进行综合，以生成针对不同FPGA的IP Core。 数字逻辑电路设计 之IP Core 关于EDIF EDIF就是英文Electronic Design Interchange Format的简写，即电子设计交换格式。作为原始的在电子设计工具间传递集成电路设计信息的标准数据格式。最新的EDIF版本为1996年ANSI/EIA 682-1996，即4.0版本；更多信息请参考官方网站 Altium Designer将EDIF作为设计综合阶段的一部分并且可以被应用在后续的FPGA布局/布线工具中。通过产生EDIF文件，从而与标准化相一致。 ANSI/EIA：美国国家标准化组织/电子工业联合会 数字逻辑电路设计 之IP Core 通过实例创建一个新的IP Core 选择菜单File-New-Project-Core Project命令，创建新的内核工程，并保存工程为KeyPadScanner.PrjCor。 创建或者添加用于完成IP Core