利用VHDL语--毕业论文.doc

论文题目 摘要 Philips 开发的I2C 总线是一个简单的双向串行总线，能实现有效的IC之间控制, 所有符合I2C总线的器件组合了一个片上接口，使器件之间直接通过I2C 总线通讯。因而解决了很多在设计数字控制电路时遇到的接口问题。Wishbone 总线最先是由Silicon公司提出，它通过在IP核之间建立一个通用接口完成互连,优势是处理器核与外设共享总线。本文介绍了I2C总线和wishbone总线协议, 通过设计一个基于片上系统的Wishbone总线的I2C控制器核心与带外设的I2C总线相连接，从而达到总线互联通信的目的。从I2C总线入手，通过Verilog语言对其寄存器堆的读写操作进行编译并编写测试代码，使用ModelSim软件进行仿真验证，对设计的I2C控制器进行波形仿真，验证了各个模块的功能和工作状态，仿真了执行过程和波形输出的情况。 关键词：I2C总线、Wishbone总线、寄存器、Verilog语言、波形仿真 Abstract With the development of micro electric and EDA(electronic design automation)technology, FPGA(field programmable gates array) can realize the function of digital circuit system design .FPGA have the merit of filed programmability and High integration rate ,therefore is highly recognized for engineering.I2C bus is widely applied in the digital system as simple interface ,expedient use ,low cost and good expansibility .VHDL is considered as a core of digital system design and a key technique of implement digital system. The design realizes the function of I2C bus interface on the FPGA .At first the thesis deeply research I2C bus specification ,then briefly introduce the Quartus II design environment and the design method ,as well as FPGA design flow .In this foundation,I2C bus controller design scheme and the timing simulation under Quartus II is particularly introduced. Key words Quartus II;I2C bus controller ;FPGA ;timing simulation 目 录 摘 要 I Abstract II 第1章 绪论 5 1.1 课题背景 5 1.2 I2C总线的产生及发展 6 1.3 FPGA的现状与展望 6 1.4 相关工作 6 第2章 I2C总线技术的研究 8 2.1 I2C总线的概念 8 2.2 I2C总线的传输 9 2.2.1 数据的有效性 9 2.2.2 I2C总线数据传送的开始和停止条件 9 2.2.3 I2C总线传输过程中的应答信号 10 2.2.4 I2C总线数据传送的重复开始条件 11 2.2.5 I2C总线的传输过程中的字节格式 11 2.2.6 I2C总线的器件子地址 11 2.2.7 I2C总线传输信号的时序 12 2.3 本章小结 14 第3章 VHDL语言的基础知识 15 3.1 VHDL语言的概述 15 3.2 VHDL语言的特点 15 3.3 VHDL语言的程序结构 16 3.3.1 VHDL程序的库 16 3.3.2 包集合 16 3.3.3 实体说明 17 3.3.4 构造体 18 3.3.5 配置 18 3.4 本章小结 18 设计工具和设计方法 19 4.1 设计工具 19 4.2 基于FPGA的数字电路的设计流程 20 4.3 本章小结 21 第5章 I2C总线的功能设计 22 5.1 I2C总线完成的功能 22 5.2 用VHDL语言实现写操作时的串行转并行 23 5.3 用VHDL语言实现顺序读操作时的并行转串行 23 5.4 I2C