《EDA技术》期末试卷（A）参考答案与评分标准.docVIP

2009 — 2010 学年 第 二 学期 物理与机电工程学院 07级 物理（非师类）专业 《EDA技术》期末试卷（A）参考答案与评分标准 一、单项选择题：（每题2分，共20分） A C D C B A B D　　D　　C 二、填空(每空1分，共22分) 1、IEEE； std_logic_1164； 2、Altera； Xilinx； MAX序列；stax序列 3、指FPGA用来完成设计时的逻辑配置和外部连接方式；主动串行配置模式、主动并行配置模式、从动串行配置模式、同步外设配置模式（异步外设配置模式） 4、原理图输入方式；gdf；VHDL文本输入方式；vhd； 5、电子设计自动化；高速硬件描述语言； 6、源程序的编辑和编译；逻辑综合；目标器件的布线/适配；目标器件的编程/下载；硬件仿真/硬件测试 7、行为描述、数据流描述、结构描述 8、高集成度、高速度、高可靠性 三、问答题（10分） 最明显的特点：高集成度、高速度、高可靠性。 （3分） 与ASIC相比，其最显著的优势是开发周期短、投资风险小、产品上市速度快、市场适应能力强和硬件升级回旋余地大 （2分） 对于普通规模，且产量不是很大的产品项目，通常使用CPLD比较好。对于大规模的逻辑设计ASIC设计，或单片系统设计，则多采用FPGA。另外，