一种基于计算机并行口的视频图像采集电路.pdfVIP

一种基于计算机并行口的视频图像采集电路.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
会议论文,完美pdf格式,欢迎下载!

第J1届全国计算机在现代科学技术领域应用学术会议论文集 ofthe11thChinaSymposiumonComputerApplicationinModernScienceTechnology Proceedings 一种基于计算机并行口的视频图像采集电路 王义唐乐程建平李元景张斌全, (清华大学工程物理系,北京,100084) (yiwang@mail.tsinghua.edu.cfl) 摘要:在我们研制的多通道脉冲数字化X射线成像系统中,需要对闪光图像进行数字化。因此我们 ’瑷计了一种基于计算机并行口的视频图像采集、存储以及读取电路。它实现了对CCD摄像机视频 图像的数字化采集,存储。通过计算机并行口将图像数据读入计算机,进行显示,处理和存储。 关键词:脉冲x射线,数字图像,并行口 1引言: 多通道脉冲数字化x射线成像系统主要用于x射线高速摄影,它可以获取多个时刻的闪光幽像. 可用于弹道,爆炸等方面的诊断。该系统采用脉宽20as的脉冲x光源.采用x射线增感屏将x射 线图像转化为可见光图像,其后应用CCD摄像机拍摄闪光图像,输出视频信号,经数字化后存入 存储器。计算机通过并行口读取图像。图1为应用一个通道系统拍摄子弹飞行的原理图。 图1单通道成像系统拍摄子弹飞行的原理图 我们设计的视频图像采集电路就是应用于该系统来进行图像数字化采集。 2图像采集电路介绍 脉冲x光源发出射线脉冲,经增感屏转化为可见光.由CCD摄像机收集并输出标准的PAL制 视频图像;同时射线源向采集电路发出启动信号,开始采集工作,视频图像经采集卡?rid转换得到 图像的灰度数字量,存储在静态存储器中。当一帧图像采集完成后,采集卡向计算机发出结束信号, 计算机接到该信号后,便可控制采集卡依序读出静态存储器中的图像数据,在计算机上显示输出。 视频图像采集电路原理框图如图2。由于存储器空间的限制,该电路只能采集存储~幅数字图 像,其象素大小为768×512,256级灰度。 图2视频图像采集电路原理框图 该视频采集电路的复位、读数据等控制信号均由计算机通过并口发出,采集卡具体承担视频数 据的采集、量化、存储、读取及与计算机通讯等任务。 2.1视频放大 能力80mA.输出电压±3.5V。 剧3视频放大电路 实际放大倍数为两倍,输出信号分两路,一路视频分离出行、场同步信号,满足电路时序需要 一路由A/D转换成数字量。如图3. 2.2视频分离 分离0.5--2V峰峰值的标准NTSC、PAL和SECAM制式视频信号。 Z 图4视频分离电路 分离队L制式视频图像信号中的行同步、场同步信号和奇偶场信号,行、场同步信号用于A/D 转换的控制和存储器的地址计数,奇偶场信号用于选通奇偶存储器。如图4。 2.3A/D转换 率不低于14.1875MHz,TLC5510最大转换率20MHz,能满足需要。 ;2】堕}叫m ∞}一^Ⅸ” 一r1——_-一 一}一 佥蛩L—L——L———一R聃s 珊b一∞ 图5A/D转换电路图 时钟信号由逻辑时序控制部分(FPGA)发出,转换输出与静态存储器相连。如图5。 2.4图像数据存储 512像素的 对于14.1875MHz的Am转换率,要求存储器的存取时间不大于70.5ns;一帧768X 偶场顺序分别选通三块存储器,由FPGA提供17位地址信号,存储及读取图像数据。 1 3 2 图6数据存储器结构图 储器3的xxxxxxxxlxxxxxxxx处。如图6。 2.5时序逻辑控制 时序逻辑控制采用可编程逻辑控制器

文档评论(0)

bb213 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档