基于开源IP核构建片上双核系统方法的研究.pdfVIP

基于开源IP 核构建片上双核系统方法的研究 于晓婧，袁立业 大连理工大学电信学院，辽宁大连 (116023) E-mail: yxj0304@126.com 摘 要：本文在开源IP 的支持下，基于or1200 微处理器和Wishbone 片上总线构建了一个 片上双核系统，然后将其原型在型号为Xilinx Spartan-3A 的FPGA 开发板上实现，最后针对 此系统的功能进行了实验验证，证明了该双核系统能在开发板上正确运行，并能通过JTAG 端口进行交叉调试。 关键词：片上双核系统；or1200；FPGA；Spartan-3A 中图分类号：TP36 1. 引言 当前，双核及多核已经成为处理器发展的主要方向，构建一个双核或者多核的片上系统 对于单核的片上系统来说能更好的解决并行问题，例如图像处理等。本文借助于 FPGA 芯片 和开源可复用 IP 核，成功的实现了一个片上双核系统，并具有一定的可扩展性，为片上系 统集成更多的处理器核建立基础。 本文选择 or1200 作为处理器核，并通过支持片上总线协议 WISHBONE[1] 的 conbus[2]核 将双核及其他从模块连接到一起。搭建片上系统的过程中，会遇到并不是所有的模块都支持 WISHBONE 协议的情况，这时需要给模块添加信号及操作，使之支持 WISHBONE 协议， [3] 能和其他模块进行正常通信，对 RAM 模块进行了这一改造 。 为了使双核同步，本文采用一种硬件信号量机制。通过这种机制，能避免多个处理器核 访问造成的堆栈指针的不一致性，用户编写应用程序中通过对信号量的控制在多核间分配任 务。 文章最后在 FPGA 开发板上实现了这一片上双核系统并通过了并行应用程序验证。 2. 系统整体架构 本系统使用基于开源处理器构架 OpenRISC 1000 的or1200 作为处理器内核。系统包括 两个 or1200 核，存储器，串口和调试单元，通过 WISHBONE 总线协议相连。两处理单元 处于平等地位，无主次之分，它们共享片内 RAM ，并通过调试接口将开发板的 JTAG 口与 PC 机并口连接，同时使用串口连接开发板与 PC 机。系统构架如图 1 所示。 - 1 - OR1200 OR1200 调试接口 串口 WISHBONE总线 片上RAM FPGA Spartan-3A 图 1 系统整体构架框图 3. 系统构建与验证 3.2 or1200 内部设计