基于System Verilog语言验证方法学(中文).pdfVIP

SYNOPSYS 基于 SystemVerilog 语言的验证方法学 前 言 文章主要介绍 《VMM for SystemVerilog》一书描述的如何利用 SystemVerilog 语言，采 用验证方法学以及验证库开发出先进验证环境。文章分为四部分，第一部分概述了用 SystemVerilog 语言验证复杂 SoC 的基本方法。第二部分主要介绍使用先进验证技术进行 RTL 验证并定义一个能在项目之间进行验证单元重用的分层验证平台结构。第三部分将涉 及到系统级验证，包括 SystemVerilog 与 SystemC 交互等方面。当与一个合适方法相结 合，SystemVerilog 提供了建立一个完整 RTL 以及系统级（ESL ）验证环境需要的所有结 构及特性。同时完全支持与 System C 或与一个以 C 为基础的软件测试环境交互。第四部 分讨论验证所采用的验证策略，VMM 方法学，以及利用 《VMM for SystemVerilog》中定 义的标准库来支持方法学。这些库涉及到文章中讨论的基本方法，XVC ，XVC 管理器， 软件验证等方面。 采用 《VMM for SystemVerilog》书