第8章NiosII系统高级开发技术.pptVIP

8.1 .1 用户定制指令 对时间要求严格的算法可定制指令，提高性能(如:FFT) 可扩展CPU指令集。 软件中比较费时间的运算(比如浮点乘除法,循环迭代等)，通 过定制指令由硬件来实现，加速运算速度 。 类似CPU+GPU。 专用硬件加速器，作为FPGA的定制协处理器，协助CPU同时处理多个数据。SOPC Builder含有一个向导，将加速逻辑和DMA通道引入系统。 8.3 Nios II C语言至硬件加速编译器(C2H)简介 C2H的特点 1. 简单和易于使用 2. 快速的反复设计以找到最优的软硬件分配比例 3. 加速对性能影响大的代码 4. C2H编译器工作在函数级 5. 从C语法到硬件结构的一对一映射 6. 性能依赖存储器访问时间 8.3 Nios II C语言至硬件加速编译器(C2H)简介 适合C2H的C代码 包含相对小而简单的循环或是包含嵌套的循环； 对一组数据反复操作； 不适合C2H的C代码 不能形成一个循环的代码； 包含C2H编译器不支持的语法，如浮点运算和递 归函数 int main (void) __attribute__ ((weak, alias (alt_main))); void delay (void) { alt_u32 i=0, j=0; while (i200000) i++; while (j200000) j++; return; } 8.2 定制基于Avalon的用户外设 使用并验证新创建的PWM元件 设置信号 创建测试PWM的工程 8.2 定制基于Avalon的用户外设 手工修改创建的元件 例如修改读写信号的共享属性，找到read_n和write_n所在的位置，将“is_shared=0;”改为“is_shared=1;”即可，如右图所示。当然，如果不设置成共享，在FPGA内部将所有读信号(nOE)信号、写信号(nWE)各自通过与门相与后再输出也是可行的。 修改元件的读写信号共用 * * * * * * * * * * * * * * * * * * * * * * * * * 第8章 Nios II系统高级开发技术 本章是有关SOPC的深入设计，C2H、定制用户逻辑外设和定制用户指令是使用Nios II嵌入式软核处理器的SOPC系统的重要特性，用户还可以通过C2H、定制用户逻辑外设和定制用户指令来实现各种应用要求。 主要内容 第8章 目录 8.1 定制Nios II用户指令 8.2 定制基于Avalon的用户外设 8.3 C2H编译器的使用 扩展接口用户指令的结构框图 8.1 定制Nios II用户指令 8.1.2 定制指令体系结构的类型 1. 组合逻辑； 2. 多周期； 3. 扩展的： 4. 内部寄存器文件； 5. 外部接口； 8.1 定制Nios II用户指令 8.1.2 定制指令体系结构的类型 多周期指令结构框图 组合逻辑指令结构框图 8.1 定制Nios II用户指令 扩展指令结构框图 带内部寄存器的乘加指令结构框图 8.1.2 定制指令体系结构的类型 8.1 定制Nios II用户指令 扩展接口用户指令的结构框图 8.1.2 定制指令体系结构的类型 8.1 定制Nios II用户指令 8.1.3 定制指令实现方式 定制指令支持多种设计文件，包括：Verilog HDL, VHDL, EDIF netlist file, Quartus II Block Design File (.bdf), 和Verilog Quartus Mapping File (.vqm)。 具体实现方法有： 1．导入HDL文件实现定制指令； 2．通过DSP Builder实现定制指令加速模块； 3．直接使用SOPC Builder中自带的定制指令。 8.1 定制Nios II用户指令 定制指令设计示例 在定制指令前，首先要正确的实现硬件逻辑功能，包括编写HDL文件和验证用户逻辑。 1.编写HDL文件 D:\altera\80\nios2eds\examples\verilog\c ustom_instruction_templates 2.验证用户逻辑功能 3.在SOPC Builder中添加HDL文件 int main (void) __attribute__ ((weak, alias (alt_main))); #pragma no_custom_fmuls #pragma no_custom_fadds #prag