数字电子钟的课程设计论文.docVIP

数字电子钟的课程设计论文?? ??????????????????????????????????????????????????????????1?? 引言 由于集成电路制造技术日新月异，电子电路的设计日 趋复杂。为了能在电路付诸实现之前，完全掌握操作环境 因素(如电源电压、温度等)对电路的影响，利用电脑辅助 设计进行电模拟与分析，并进行输入与输出信号响应的验证，可有效地节省产品开发的时间与成本。 2??设计目的 2.1掌握数字钟的工作原理及其设计方法 2.2熟悉常用数字集成电路的使用方法 2.3应用软件进行仿真 3 设计内容及要求 3.1设计一个有“时”、“分”、“秒”（23小时59分59秒）显示的数字时钟。（“时”和“分”的校准电路部分为选做内容） 3.2用中小规模集成电路（中的7416）组成数字电子钟，进行组装调试，并进行仿真。 3.3画出原理框图和逻辑电路图，写出设计实验总结报告。  数字电子钟的基本原理 4.1数字电子钟的原理框图 如图1所示，秒脉冲产生电路产生的脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。图1 数字电子钟原理框图 4.2秒脉冲产生电路 图2所示为555集成定时器构成的振荡周期为1秒的多谐振荡器。将该电路产生的秒脉冲信号送到计数器，分别得到计“秒”的个位和十位、计“分”的个位和十位，以及计“时”的个位和十位的计数信号。 图2??由555集成定时器构成的多谐振荡器 图3??计秒（或计分）的六十进制计数原理框图 4.3计数器 ①????????计“秒”（和计“分”）电路： “秒”计数是六十进制，可由一级十进制计数器和一级六进制计数器构成。如图3所示。其中IC1和IC2 可选用74××16/290等计数芯片。 IC1应连接成十进制计数器, IC2应接成六进制计数。两者一起构成六十进制计数器，即实现了记“秒”的功能。计“分”电路与计秒电路完全相同，可另外用两个计数芯片IC3和IC4连接而成。 计“小时”电路： 小时的计数可以是二十四进制（也可以是十二进制），计数电路原理框图如图4所示。仍由两块集成计数芯片IC5和IC6组成。其中IC5为“小时”的个位计数，从初态QDQCQBQA＝0000开始计数，当IC5的计数输入（每小时一个计数脉冲）CP5接收到由计分进位输出的第10个脉冲信号（对应第10个小时）时，IC5应当复位，即QDQCQBQA＝0000。同时应向IC6输出进位脉冲信号，此时IC6应计数为0001。当第20个脉冲到来时则应为0010，当第24个脉冲到来时，IC5和IC6的状态都应变为0000，即完成二十四进制计数，实现了计“小时”的功能。 图4??计小时的二十四进制计数原理框图5调试要点 步骤如下： 5.1用示波器检测振荡器的输出信号波形和频率。 5.2将振荡信号分别送入“时”“分”“秒”计数器，检查各级计数器的工作情况。 5.3观察校准电路是否满足设计要求。 5.4观察电子钟是否准确正常的工作。 6设计步骤 6.1秒脉冲发生器的设计 6.1.1绘制电路原理图  图 555定时器组成的多谐振荡器 该电路图有一个555定时器和R1=K，R2=K电阻及C1=uf和C2=0.01uf构成。?6.1.2周期T的测量 测量步骤及数值计算简介： 周期的计算公式为：6.2六十进制（秒）计数器的设计 6.2.1 绘制电路原理图 图 74160构成的六十进制的计数器绘制步骤简介：片的74的CKA接秒脉冲源公接秒脉冲源，下面一片的进位RCO接上面的ENP和ENT；由于采用异步清零，且74160为上升沿有效，为避免在下一级还没有加脉冲时数码管已经显示01，所以接成上面的电路图，仿真波形如下： 6.3分进制计数器的设计 6.3.1绘制电路原理图 图 74160构成的进制的电路图 6.4??二十四时设计进制??????? 6.4.1绘制电路原理图  图12??电路图图 74160构成的进制的电路图 8.设计体会 在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法. 在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.  时计数器 分计数器 秒计数器 码 器 译 码 器 译 码 器 数 码 管 数 码 管 数 码 管 555