数电课程——电子钟设计报告(正文).docVIP

多功能数字钟的电路设计报告 一、设计题目： 多功能数字钟的电路设计 二、设计任务和要求： 1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。 2）具有校准时、分的功能。 3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。 三、原理电路设计： 一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。数字钟的整机逻辑框图如下： 方案比较与选择： （1）振荡器 方案二：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。 555与RC组成的多谐振荡器图 方案二：采用石英晶体振荡器经过分频得到这一时间脉冲信号。 石英晶体振荡器图 方案三：由集成逻辑门与RC组成的时钟源振荡器。 门电路与RC组成的多谐振荡器图 方案分析： 用555组成的脉冲产生电路: R1=15*103Ω，R2=68*103Ω，C=10μF?，则555所产生的脉冲的为:f=1.43/[(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。 石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32.768kHz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。 由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。 综上分析，选择方案二，石英晶体振荡电路能够作为最稳定的信号源。 （2）分频器 时间标准信号的频率很高，要得到秒脉冲，需要分频电路。在本设计中选择32.768kHz的石英晶振。故要想获得1Hz的秒脉冲，就要对振荡电路的输出脉冲进行15次2分频。CD4060计数为１４级２进制计数器，可以将32768Ｈz的信号分频为２Ｈz，其内部框图如图所示 CD4060内部框图 CD4060同时可以构成振荡电路和分频电路。在和之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现15级2分频，即可得1Hz信号。 （3）计数器 一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74HC390，其内部逻辑框图如图所示。 74HC390(1/2)内部逻辑框图 秒个位计数单元为十进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与秒个位电路输入端相连，ＱD可作为向上的进位信号与秒十位计数单元的ＣＰＡ相连。ＱAＱBＱCＱD为接译码器的二进制数。 秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如下图所示，其中ＱC可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。同样，ＱAＱBＱCＱD为接译码器的二进制数。 74HC390中6进制计数器电路连接图 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同。 时计数电路为24进制电路，因此，电路的连接方法如下图所以。时个位电路的ＱAＱBＱCＱD为接译码器的二进制数。时十位电路的ＱBＱCＱD为接译码器的二进制数。故时十位电路有一个二进制分频器多出来，用它来将CD4060输出的2Hz脉冲分频为1Hz。 24进制计数器电路 （4）译码器与显示器 选择CD4511作为显示译码电路；选择LED数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。 计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为七段数码送到数码管中显示出来。 （5）校时电路 方案一：校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。 方案二：去掉了方案一中的RS触发器，改为用电容与单刀双掷开关并联。利用电容通交流、阻直流的特性来消开关抖动。其余电路与方案一基本一样。