第6章 数字电路仿真.pptxVIP

第6章 数字电路仿真主讲人：汪志成机械与电子工程学院6.1 基本逻辑门器件6.1.1 常用逻辑门符号对照表6.1.2 常用复合门6.1.3 逻辑器件内部结构示例（1） TTL与非门的典型电路（2）CMOS反相器（3）CMOS与非门电路（4）集成CMOS与非门电路（5）常用的集成TTL与非门6.2 逻辑门电路（1）半加器半加器真值表半加器逻辑表达式半加器仿真结果（2）全加器全加器真值表全加器逻辑表达式全加器仿真图（3）比较器1位数值比较器真值表1位二进制数比较器测试电路与结果6.2 时序电路主从JK触发器（触发器是时序电路中实现记忆功能的基本存储单元，在门电路的基础上加上适当的反馈线就能构成具有特定逻辑功能的触发器，常用的触发器有RS触发器，JK触发器，D触发器）CLRPRJKCLKQn+1101×××0210×××131100↓Qn(闭锁)41101↓0(清零)51110↓1(复位)61111↓Qn(反转)700××××前两行表示在触发器置位和清零的功能，输入不起作用；CLR用来直接置零，将其连接低电平，同时PR接高，则输出Q就为0，是清零引脚。PR用来直接置1，将其连接低电平，同时CLR接高，则输出Q就为1，是置位引脚。第3行表示PR和CLR为1的情况下，J、K为零时，触发器具有保持原状态的功能。第4、5行表示PR和CLR为1的情况下，J、K相异时，触发器在时钟脉冲的下降沿具有出