DSP系统硬件结构DSP芯片是一种特殊结构的微处理器,为了快速.docVIP

的的范德萨的地方爱的规格爱你啊好文章第3章 C54x DSP系统硬件结构 DSP芯片是一种特殊结构的微处理器，为了快速地实现数字信号处理运算，采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。本章主要介绍C54x DSP芯片的硬件结构，重点对芯片的引脚功能、CPU结构、内部存储器、片内外设电路、系统控制以及内、外部总线进行讨论。 3.1 C54x DSP的基本架构 TMS320 C54x DSP（简称C54x）是TI公司为实现低功耗、高速实时信号处理而专门设计的16位定点数字信号处理器。其内核包含在第1章已经讨论过的哈佛结构和高级算术特点中。另外，C54x还具有多总线结构以及强大的片上外设，具有高度的操作灵活性和运行速度，适应远程通信等实时嵌入式应用的需要，现已广泛地应用于无线通信系统中。 3.1.1 C54x DSP的基本结构图 一块DSP芯片上集成CPU、片内存储器、外围电路、总线以及外部总线接口。图3-1所示为TMS320C54x基本结构框图，它包含了主要模块和总线结构。图3-2所示为TMS320C54x功能结构图。与传统微处理器相比较，DSP最显著的结构特点是具有高效存取数据、单周期乘法器和零开销硬件循环等。 3.1.2 C54x DSP的主要特征 1. 具有快速处理性能的CPU部分 CPU是DSP芯片中的核心部分，CPU内的硬件构成决定其指令系统的性能。采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算和逻辑运算，TMS320C54x的CPU包括以下几部分： 1 先进的多总线结构，包括1条程序总线、3条数据总线、4条地址总线和外设总线； 2 40位算术逻辑单元（ALU ，包括1个40位的桶形移位寄存器和2个独立的40位累加器； 3 17×17的并行乘法器，并与1个40位的专用加法器配合，用于非流水线的单周期乘/累加操作；DSP芯片技术及工程实例第3章 C54x DSP系统硬件结构图3-1 TMS320C54x基本结构框图 图3-2 TMS320C54x功能结构图 4 比较、选择和存储单元，用于维特比运算中的加/比较选择； 5 指数编码器，可以在单周期内计算40位累加器的指数值； 6 2个地址生成器，包括8个辅助寄存器和2个辅助寄存器算术单元； 7 双内核结构（只适用于C5420 . 2. 具有哈佛结构的存储器系统 1 具有独立的程序存储器和数据存储器，可同时访问，使许多处理运算比传统的冯·诺依曼结构有效得多。 2 具有192K字可寻址存储空间，包括片内、外64K字程序存储空间，片内、外64K字数字存储空间和片外64K字的I/O空间。其中一些型号DSP的程序存储器空间可扩展至8M字，例如TMS320C548、TMS320C549、TMS320C5402、TMS320C5410和TMS320C5420. 3 提供一定容量的片内存储器，片内存储器配置因型而异，包括片内ROM和RAM，通过内部多总线，CPU可以同时、快速地访问它们，以实现并行处理。但对于外部存储器，DSP提供了外部接口，它与内部多总线结构复接，但外部只有一组I/O接口线，所以不能在单周期内并行实现读写操作。 3. 片内外设和专用电路 除了DSP内核外，DSP芯片上还需配置一些外设专用器件。这些器件可以与DSP内核平行操作，只占用很小的内核指令周期，依靠这些器件无缝出入DSP处理内核的能力，可大大提高DSP处理数据的能力。TMS320C54x的片内外设和专用电路采用模块化的结构设计，常见的外设包括以下几种。 1 可编程软件等待状态发生器。 2 可编程分区转换逻辑电路。 3 可采用内部振荡器或外部时钟源的片内锁相环（PLL）时钟发生器。 4 外部总线接口可以禁止或允许外部数据总线、地址总线和控制线的输出。 5 数据总线具有总线保持功能。 6 可编程定时器。 7 8位并行主机接口（HPI ，有些产品还包括扩展的8位并行主机接口（HPI8）和16位并行主机接口（HPI16 . 8 片内的串行口按不同的型号分为全双工串口（支持8位和16位数据传送）、时分多路（TDM）串口和缓冲（BSP）串口。 C54x系列定点DSP芯片共享同样的CPU内核和总线结构，但每一种器件片内存储器的配置和片内外设不尽相同。表3-1列出了TMS320C54x系列DSP基本配置汇总。表3-1 TMS320C54x系列DSP基本配置汇总表型 号电压/VcoreI/O片内存储器RAM/ KBROM/ KBDAT/ PRO/B外 设McBSP